[實(shí)用新型]綁定電路測(cè)試裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201120457279.8
• 申請(qǐng)日: 2011-11-17
• 公開(kāi)（公告）號(hào): CN202362424U
• 公開(kāi)（公告）日: 2012-08-01
• 發(fā)明（設(shè)計(jì)）人: 王龍林
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市證通電子股份有限公司
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 深圳市睿智專(zhuān)利事務(wù)所 44209
• 代理人: 陳鴻蔭

技術(shù)領(lǐng)域

本實(shí)用新型涉及金融自助設(shè)備，特別是涉及金融自助設(shè)備中所用綁定電路的測(cè)試裝置。

背景技術(shù)

金融自助設(shè)備中通常裝設(shè)有鍵盤(pán)模塊，以提供用戶(hù)輸入密碼等信息的手段，而為了確保輸入信息的安全，鍵盤(pán)模塊本身必須滿(mǎn)足一定的防護(hù)要求，例如：其中采用的機(jī)密信息處理器，與外部的自毀檢測(cè)開(kāi)關(guān)相連，一旦該開(kāi)關(guān)的狀態(tài)發(fā)生變化，該機(jī)密信息處理器會(huì)立即將其運(yùn)行包含有加密算法的程序以及信息處理過(guò)程中使用/保存的有關(guān)交易信息予以清除。通常地，該機(jī)密信息處理器可以采用綁定工藝進(jìn)行封裝，為了確保鍵盤(pán)模塊的可靠性，必須在模塊的制造過(guò)程對(duì)該機(jī)密信息處理器進(jìn)行嚴(yán)格的測(cè)試。

現(xiàn)有的測(cè)試裝置，大致由一臺(tái)計(jì)算機(jī)，一套R(shí)S232轉(zhuǎn)TTL電平的轉(zhuǎn)接工具，一臺(tái)測(cè)試工裝，一下載觸發(fā)開(kāi)關(guān)及電路，一自毀觸發(fā)開(kāi)關(guān)及電路以及一測(cè)試狀態(tài)指示電路構(gòu)成。其中，測(cè)試工裝可承載待測(cè)試的綁定電路，并借有諸如操縱桿之類(lèi)的機(jī)構(gòu)來(lái)實(shí)現(xiàn)待測(cè)試的綁定電路的裝卸和與測(cè)試電路電連接以完成功能測(cè)試。采用這種測(cè)試裝置，具體的測(cè)試過(guò)程大致包括，第1步：將測(cè)試工裝與PC機(jī)建立連接；第2步：將裝有待測(cè)試的綁定電路的PCB板或PCBA板放入測(cè)試工裝；第3步：手動(dòng)“下載觸發(fā)”，使待測(cè)試的綁定電路進(jìn)入固件下載模式；第4步：從PC機(jī)上通過(guò)串口將測(cè)試固件下載至待測(cè)試的綁定電路中；第5步：斷開(kāi)PC機(jī)串口與待測(cè)試的綁定電路的連接，使待測(cè)試的綁定電路進(jìn)入正常工作模式，同時(shí)觀察測(cè)試狀態(tài)指示電路給出的狀態(tài)變化；第6步：手動(dòng)“自毀觸發(fā)”，同時(shí)觀察測(cè)試狀態(tài)指示電路的狀態(tài)變化；第7步：由于待測(cè)試的綁定電路具有多個(gè)自毀信號(hào)引腳，所以上述第3步至第6步要重復(fù)多次；第8步：從測(cè)試工裝上取下PCB板或PCBA板。采用現(xiàn)有的測(cè)試裝置，待測(cè)試的綁定電路的測(cè)試需要經(jīng)過(guò)7個(gè)步驟才能完成，測(cè)試過(guò)程中需要人工干預(yù)的工作繁多，測(cè)試很不方便，工作效率低下。可見(jiàn)，實(shí)有必要對(duì)現(xiàn)有的測(cè)試裝置的結(jié)構(gòu)進(jìn)行改進(jìn)。

實(shí)用新型內(nèi)容

本實(shí)用新型要解決的技術(shù)問(wèn)題在于克服上述現(xiàn)有技術(shù)的不足，而提出一種綁定電路測(cè)試裝置，能夠減少測(cè)試過(guò)程中的人工干預(yù)工作，提高檢測(cè)效率。

本實(shí)用新型解決上述技術(shù)問(wèn)題采用的技術(shù)方案包括，提出一種綁定電路測(cè)試裝置，包括相互配合的一工裝和一測(cè)試電路，該測(cè)試電路包括一個(gè)用于測(cè)試的測(cè)試用處理器，與該測(cè)試用處理器相連的第一測(cè)試觸發(fā)電路和第二測(cè)試觸發(fā)電路，以及一個(gè)狀態(tài)指示電路；其中，該測(cè)試用處理器通過(guò)TTL電平與待測(cè)試的綁定電路進(jìn)行數(shù)據(jù)通訊，該第一測(cè)試觸發(fā)電路具有與該測(cè)試用處理器相連的第一測(cè)試輸入控制端和與待測(cè)試的綁定電路相連的第一測(cè)試輸出控制端，該第二測(cè)試觸發(fā)電路具有與該測(cè)試用處理器相連的第二測(cè)試輸入控制端和與待測(cè)試的綁定電路相連的第二測(cè)試輸出控制端，該狀態(tài)指示電路與待測(cè)試的綁定電路相連。

該第一測(cè)試觸發(fā)電路的第一測(cè)試輸入控制端是與該測(cè)試用處理器的、用以觸發(fā)固件下載的一第一控制用輸出端口相連的。

該第二測(cè)試觸發(fā)電路的第二測(cè)試輸入控制端是與該測(cè)試用處理器的、用以觸發(fā)自毀的一第二控制用輸出端口相連的。

該第二測(cè)試觸發(fā)電路的第二測(cè)試輸入控制端具有多個(gè)，每個(gè)分別與該測(cè)試用處理器的、用以觸發(fā)自毀的一第二控制用輸出端口相連的。

該第二測(cè)試觸發(fā)電路的第二測(cè)試輸出控制端具有多個(gè)，每個(gè)與一個(gè)第二測(cè)試輸入控制端相對(duì)應(yīng)。

該測(cè)試用處理器具有一發(fā)送端口和一接收端口。

該狀態(tài)指示電路還與該測(cè)試用處理器相連。

該狀態(tài)指示電路包括LED指示燈。

待測(cè)試的綁定電路是承載在一PCB板上的。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的綁定電路測(cè)試裝置，能夠減少測(cè)試過(guò)程中的人工干預(yù)工作，提高檢測(cè)效率。

附圖說(shuō)明

圖1為本實(shí)用新型的綁定電路測(cè)試裝置實(shí)施例中測(cè)試電路的結(jié)構(gòu)框圖。

具體實(shí)施方式

以下結(jié)合附圖所示之最佳實(shí)施例作進(jìn)一步詳述。

本實(shí)用新型的綁定電路測(cè)試裝置包括相互配合的一工裝和一測(cè)試電路。參見(jiàn)圖1，該測(cè)試電路1大致包括：測(cè)試用處理器11，與該測(cè)試用處理器11相連的第一測(cè)試觸發(fā)電路（固件下載控制電路）12和第二測(cè)試觸發(fā)電路（自毀控制電路）13，以及狀態(tài)指示電路14。

其中，該測(cè)試用處理器11可以是一單片機(jī)，具有用以與待測(cè)試的綁定電路2進(jìn)行數(shù)據(jù)通訊的通訊端口和若干通用輸入輸出端口。單片機(jī)的通訊端口為串口，一發(fā)送端口和一接收端口，通訊信號(hào)為T(mén)TL電平。

該第一測(cè)試觸發(fā)電路12具有與該測(cè)試用處理器11相連的第一測(cè)試輸入控制端和與待測(cè)試的綁定電路2相連的第一測(cè)試輸出控制端。