[實用新型]通訊設備的中斷擴展電路

有效

• 申請號: 201120362661.0
• 申請日: 2011-09-23
• 公開（公告）號: CN202267957U
• 公開（公告）日: 2012-06-06
• 發明（設計）人: 劉建文;趙生全
• 申請（專利權）人: 福建星網銳捷通訊股份有限公司
• 主分類號: G06F13/24
• 分類號: G06F13/24
• 代理公司: 福州市鼓樓區京華專利事務所(普通合伙) 35212
• 代理人: 宋連梅

【技術領域】

本實用新型涉及通訊設備技術領域，特別涉及一種通訊設備的中斷擴展電路。

【背景技術】

在通訊設備技術領域中由于成本的壓力，通訊設備的CPU接口資源有限，中斷接口資源尤其緊張，實際設計應用中往往出現中斷資源不夠用的情況，這就需要對中斷接口進行擴展。通訊設備的CPU的中斷擴展，主要有兩種方式，一種是使用專用的中斷擴展芯片；其運用中斷擴展芯片的成本比較高。另一種是用普通的GPIO(通用輸入/輸出接口)軟件模擬中斷，通過軟件不間斷實時查詢通訊設備GPIO接口狀態的方式實現信號偵聽，從而實現中斷功能；其該種通過軟件不間斷實時輪詢GPIO接口狀態來判斷中斷是否觸發，這樣做大大占用了軟件和系統資源，造成系統效率低，并且受輪詢周期長短的影響，還可能存在中斷觸發信號無法捕捉的風險，影響系統的可靠性。

【發明內容】

本實用新型要解決的技術問題，在于提供一種低成本高效率的通訊設備的中斷擴展電路。

本實用新型是這樣實現的：一種通訊設備的中斷擴展電路，包括中斷觸發電路、上下拉電阻、通訊設備的CPU中斷輸入接口IRQ(中斷請求)以及通訊設備的GPIO接口；所述中斷觸發電路與所述上下拉電阻連接；所述中斷觸發電路的輸出端與所述通訊設備的CPU中斷輸入接口IRQ連接；所述中斷觸發電路的輸入端與所述通訊設備的GPIO接口連接。

進一步地，所述中斷觸發電路是帶有兩輸入端、一輸出端的“與”功能邏輯電路。所述上下拉電阻包括電阻R1、電阻R2、電阻R3；所述電阻R1的一端與所述“與”功能邏輯電路的一輸入端連接，所述電阻R1的另一端與電源電壓供電端連接；所述電阻R2的一端與所述“與”功能邏輯電路的另一輸入端連接，所述電阻R2的另一端與電源電壓供電端連接；所述電阻R3的一端與所述“與”功能邏輯電路的輸出端連接；所述電阻R3的另一端與電源電壓供電端連接；所述“與”功能邏輯電路的另一輸入端與所述通訊設備的GPIO接口連接。

進一步地，所述中斷觸發電路是帶有兩輸入端、一輸出端的“或”功能邏輯電路。所述上下拉電阻包括電阻R4、電阻R5、電阻R6；所述電阻R4的一端與所述“或”功能邏輯電路的一輸入端連接，所述電阻R4的另一端與電源接地點連接；所述電阻R5的一端與所述“或”功能邏輯電路的另一輸入端連接，所述電阻R5的另一端與電源接地點連接；所述電阻R6的一端與所述或”功能邏輯電路的輸出端連接；所述電阻R6的另一端與電源接地點連接；所述或”功能邏輯電路的另一輸入端與所述通訊設備的GPIO接口連接。

本實用新型的優點在于：本實用新型利用能夠實現“與”功能(低電平觸發的中斷觸發電路)或者“或”功能(高電平觸發的中斷觸發電路)的簡單邏輯電路向通訊設備的系統發送中斷請求，其用上下拉電阻來確認其簡單邏輯電路的默認電平；并用通訊設備的GPIO接口或者其他能夠識別信號變化的端口做輔助，實現通訊設備的系統中斷擴展。本實用新型可以大大節省通訊設備系統的資源，是一種低成本高效率的中斷擴展電路。

【附圖說明】

圖1是本實用新型的結構示意圖。

圖2是本實用新型第一實施例的結構示意圖。

圖3是本實用新型第二實施例的結構示意圖。

【具體實施方式】

請參閱圖1所示，本實用新型的通訊設備的中斷擴展電路，包括中斷觸發電路、上下拉電阻、通訊設備的CPU中斷輸入接口IRQ以及通訊設備的GPIO接口；所述中斷觸發電路與所述上下拉電阻連接；其用上下拉電阻來確認其簡單邏輯電路的默認電平；所述中斷觸發電路的輸出端與所述通訊設備的CPU中斷輸入接口IRQ連接；所述中斷觸發電路的輸入端與所述通訊設備的GPIO接口連接。

如圖2所示，是本實用新型的第一實施例的結構示意圖。所述中斷觸發電路是帶有兩輸入端、一輸出端的“與”功能邏輯電路(其“與”功能邏輯電路可以是集成IC實現；也可以用分立元件實現如二極管、三極管等的組合電路；也可以是與門邏輯電路實現等)。所述上下拉電阻包括電阻R1、電阻R2、電阻R3；所述電阻R1的一端與所述“與”功能邏輯電路的一輸入端連接，所述電阻R1的另一端與電源電壓供電端(VCC)連接；所述電阻R2的一端與所述“與”功能邏輯電路的另一輸入端連接，所述電阻R2的另一端與電源電壓供電端連接；所述電阻R3的一端與所述“與”功能邏輯電路的輸出端連接；所述電阻R3的另一端與電源電壓供電端連接；所述“與”功能邏輯電路邏輯電路的另一輸入端與所述通訊設備的GPIO接口連接。