[實(shí)用新型]一種寬帶信號(hào)的觸發(fā)捕獲裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201120316897.0
• 申請(qǐng)日: 2011-08-26
• 公開(kāi)（公告）號(hào): CN202222005U
• 公開(kāi)（公告）日: 2012-05-16
• 發(fā)明（設(shè)計(jì)）人: 白皓;陳向民;李成
• 申請(qǐng)（專利權(quán)）人: 上海創(chuàng)遠(yuǎn)儀器技術(shù)股份有限公司
• 主分類號(hào): H04L25/03
• 分類號(hào): H04L25/03;H04L27/26
• 代理公司: 上海科盛知識(shí)產(chǎn)權(quán)代理有限公司 31225
• 代理人: 趙繼明

技術(shù)領(lǐng)域

本實(shí)用新型涉及信號(hào)測(cè)試領(lǐng)域，尤其是涉及一種寬帶信號(hào)的觸發(fā)捕獲裝置。

背景技術(shù)

在傳統(tǒng)的接收機(jī)中，一般需要先進(jìn)行頻率變換將寬帶射頻信號(hào)變換為帶寬相對(duì)較窄的中頻信號(hào)，然后進(jìn)行中頻數(shù)字化處理。隨著無(wú)線電技術(shù)的不斷發(fā)展，對(duì)頻譜分析的中頻帶寬的要求不斷增大，傳統(tǒng)接收機(jī)中這種窄帶的數(shù)字處理方式無(wú)法適應(yīng)越來(lái)越高的技術(shù)要求，因此增加接收機(jī)的中頻帶寬是必然趨勢(shì)。同時(shí)傳統(tǒng)的接收機(jī)適用于較窄帶寬的連續(xù)信號(hào)和周期信號(hào)以及其他雜散信號(hào)的測(cè)量，而難以應(yīng)對(duì)檢測(cè)間歇性信號(hào)、干擾信號(hào)、脈沖信號(hào)和跳頻信號(hào)的測(cè)量，沒(méi)有提供針對(duì)以上復(fù)雜瞬時(shí)信號(hào)的測(cè)量方式，也不能存儲(chǔ)全面的信號(hào)在不同時(shí)間上的行為記錄，無(wú)法滿足越來(lái)越復(fù)雜的無(wú)線電信號(hào)測(cè)量要求。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種高分析帶寬、可控分析帶寬、可控觸發(fā)模塊、動(dòng)態(tài)實(shí)時(shí)捕獲的寬帶信號(hào)的觸發(fā)捕獲裝置。

本實(shí)用新型的目的可以通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)：一種寬帶信號(hào)的觸發(fā)捕獲裝置，其特征在于，該裝置包括模擬濾波器、A/D轉(zhuǎn)換器、FPGA模塊、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器及電源模塊，所述的模擬濾波器與A/D轉(zhuǎn)換器連接，A/D轉(zhuǎn)換器與FPGA模塊連接，F(xiàn)PGA模塊與同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器連接。

所述的FPGA模塊包括數(shù)字下變頻模塊、級(jí)聯(lián)數(shù)字濾波器、FFT模塊、求模模塊、觸發(fā)模塊及數(shù)據(jù)輸出選擇接口，所述的數(shù)字下變頻模塊依次連接級(jí)聯(lián)數(shù)字濾波器、FFT模塊、求模模塊、觸發(fā)模塊及數(shù)據(jù)輸出選擇接口，所述的級(jí)聯(lián)數(shù)字濾波器與數(shù)據(jù)輸出選擇接口連接，所述的求模模塊與數(shù)據(jù)輸出選擇接口連接。

與現(xiàn)有技術(shù)相比，本實(shí)用新型具有以下優(yōu)點(diǎn)：

1、提供最大200MHz的可變分析帶寬。

2、具有實(shí)時(shí)觸發(fā)功能。

3、具有實(shí)時(shí)捕獲動(dòng)態(tài)存儲(chǔ)功能。

4、最大128M存儲(chǔ)深度。

5、提供幅頻、I路、Q路數(shù)據(jù)的數(shù)字輸出，包括連續(xù)以及觸發(fā)捕獲方式下的輸出。

附圖說(shuō)明

圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。

實(shí)施例

如圖1所示，為用于本實(shí)用新型裝置的方法，其包括以下步驟：

第一步、模擬濾波器對(duì)模擬信號(hào)數(shù)據(jù)進(jìn)行抗混疊濾波，濾除混疊信號(hào)，然后發(fā)送給A/D轉(zhuǎn)換器；

第二步、A/D轉(zhuǎn)換器將濾波后的模擬信號(hào)數(shù)據(jù)轉(zhuǎn)換成數(shù)字信號(hào)，然后發(fā)送給FPGA模塊；

第三步、FPGA模塊依次對(duì)數(shù)字信號(hào)數(shù)據(jù)進(jìn)行數(shù)字下變頻、數(shù)字濾波、快速傅里葉變換以及求模運(yùn)算處理。具體包括：

31)首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻，將信號(hào)分為相互正交的I、Q兩路信號(hào)；

32)I、Q兩路信號(hào)分別進(jìn)入各自的級(jí)聯(lián)數(shù)字濾波器，實(shí)現(xiàn)數(shù)字濾波和分析帶寬的選擇；

33)對(duì)分別通過(guò)級(jí)聯(lián)數(shù)字濾波器的I、Q兩路信號(hào)進(jìn)行快速傅里葉變換處理，處理后I路數(shù)據(jù)為實(shí)部，Q數(shù)據(jù)為虛部；

34)對(duì)I、Q兩路數(shù)據(jù)進(jìn)行求模運(yùn)算，得到信號(hào)的幅頻數(shù)據(jù)信息；

35)對(duì)數(shù)據(jù)輸出的方式進(jìn)行選擇，包括連續(xù)或者觸發(fā)方式下的數(shù)字幅頻信號(hào)、I路數(shù)字信號(hào)、Q路數(shù)字信號(hào)。

第四步、當(dāng)在觸發(fā)方式，將經(jīng)FPGA模塊處理后的模擬數(shù)字信號(hào)數(shù)據(jù)與主控接口輸入的模板數(shù)據(jù)進(jìn)行逐個(gè)比較，并分別判斷是否滿足設(shè)定的觸發(fā)條件，如果判斷為是則產(chǎn)生觸發(fā)信號(hào)，并開(kāi)始向同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中寫(xiě)入已經(jīng)定義的存儲(chǔ)深度的數(shù)據(jù)，寫(xiě)滿之后停止寫(xiě)入，如果判斷為否，則將模擬數(shù)字信號(hào)數(shù)據(jù)寫(xiě)入到同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器中，但是當(dāng)同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器寫(xiě)滿時(shí)仍沒(méi)有觸發(fā)信號(hào)，等下一個(gè)不滿足觸發(fā)條件的模擬信號(hào)數(shù)據(jù)寫(xiě)入時(shí)，將已存儲(chǔ)的不滿足觸發(fā)條件的模擬信號(hào)已存儲(chǔ)的數(shù)據(jù)刪除，寫(xiě)入新的數(shù)據(jù)。。