[實用新型]一種帶隙基準電壓產生電路

有效

• 申請號: 201120179969.1
• 申請日: 2011-05-31
• 公開（公告）號: CN202120153U
• 公開（公告）日: 2012-01-18
• 發明（設計）人: 梁思文;劉成軍
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及數模混合集成電路，具體涉及一種帶隙基準電壓產生電路。

背景技術

精確的基準電壓源在A/D、D/A、比較器、電源管理芯片以及其他模擬電路中是十分重要的。對于基準電壓源，要求其能克服工藝、電源、溫度以及負載變化而保持穩定，并能在標準工藝下制造。帶隙基準電壓源因具有低溫度系數、高電源抑制比、低基準電壓以及長期穩定性并與主流CMOS工藝相兼容等優點而得到廣泛采用。

設計精密基準電壓的主要難點在于如何降低基準電壓值的偏差和溫度系數。在不采用修正技術的前提下,?這兩項指標一般在4%?(對于1.2V的基準,?相當于±50?mV)和100ppm/℃左右。

由于工藝波動以及運算放大器引入失調電壓的影響，實際制造出來的帶隙基準參考電壓通常具有較大的溫度系數，同時參考電壓的絕對值也波動較大，為此通常需要后續校準步驟。在以往設計中，通過采用純模擬工藝或其它特殊工藝來抑制由工藝引起的波動，并且采用激光修調或其它修調方法對輸出參考電壓進行校準。另外，為了減小失調電壓帶來的影響，采用斬波、自調零等技術消除運放失調電壓，或通過增大功耗以及芯片面積來降低失調電壓。無論采用上述哪種方法，都需要提高成本、增加電路復雜性或者是犧牲電路其它性能，并且具有一定的局限性。

因此，如何利用較低的工藝成本、結構簡單的電路設計出溫度系數較低和參考電壓絕對值穩定的帶隙基準電壓源，成為目前該領域技術人員迫切需要解決的問題。

實用新型內容

本實用新型為解決現有中帶隙基準電壓絕對值不穩定的問題，從而提供了一種絕對值穩定的帶隙基準電壓產生電路。

為解決上述技術問題，本實用新型提供如下技術方案：

一種帶隙基準電壓產生電路，包括：偏置電路，在外界電源的作用下產生偏置電流；核心電路，連接上述偏置電路，在所述偏置電流的作用下產生輸出電壓，所述核心電路包括第一譯碼器和第一修調電路，所述第一譯碼器根據第一預設值進行譯碼得到第一修調控制信號，所述第一修調控制信號控制第一修調電路對輸出電壓進行修調；第二譯碼器，根據第二預設值進行譯碼得到第二修調控制信號；第二修調電路，根據第二修調控制信號對基準電壓進行修調。

優選地，所述第二修調電路包括復數個電阻和與電阻一一對應的復數個開關，所述第二修調控制信號控制復數個開關的導通和斷開；所述復數個電阻串聯，其中一個總開關連接電阻串聯后的首尾端，其他開關的一端分別連接串聯電阻之間的節點，另一端均連接所述總開關的一端。

優選地，所述第二修調電路包括復數個電阻和與電阻一一對應的復數個開關，所述第二修調控制信號控制復數個開關的導通和斷開；所述復數個電阻串聯，復數個開關均與相應的電阻并聯。

優選地，所述第一修調電路包括復數個電阻和與電阻一一對應的復數個開關，所述第一修調控制信號控制復數個開關的導通和斷開；所述復數個電阻串聯，其中一個總開關連接電阻串聯后的首尾端，其他開關的一端分別連接串聯電阻之間的節點，另一端均連接所述總開關的一端。

優選地，所述第一修調電路包括復數個電阻和與電阻一一對應的復數個開關，所述第一修調控制信號控制復數個開關的導通和斷開；所述復數個電阻串聯，復數個開關均與相應的電阻并聯。

進一步地，所述核心電路還包括集成運算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第一晶體管、第二晶體管、第三晶體管、第一電阻；集成運算放大器的偏置端連接偏置電路的輸出端；所述第一PMOS管的源極、第二PMOS管的源極和第三PMOS管的源極均連接電源，第一PMOS管的柵極、第二PMOS管的柵極和第三PMOS管的柵極均連接在一起并與集成運算放大器的輸出端連接；第一晶體管的柵極和集電極、第二晶體管的柵極和集電極以及第三晶體管的柵極和集電極均與地信號連接，第一晶體管的發射極與第一PMOS管的漏極均與集成運算放大器的第一輸入端連接，第二晶體管的發射極通過第一電阻與集成運算放大器的第二輸入端連接，集成運算放大器的第二輸入端連接第二PMOS管的漏極；第三晶體管的發射極通過第一修調電路與第三PMOS管的漏極連接；第一譯碼器根據第一預設值進行譯碼得到第一修調控制信號；第一修調電路，根據第一修調控制信號對第三PMOS管漏極的輸出電壓進行修調。

進一步地，上述第一輸入端為負輸入端，第二輸入端為正輸入端。