[實用新型]一種CAN總線傳感器節點

無效

• 申請號: 201120169348.5
• 申請日: 2011-05-25
• 公開（公告）號: CN202058029U
• 公開（公告）日: 2011-11-30
• 發明（設計）人: 蔣鵬;吳斌
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: G05B19/418
• 分類號: G05B19/418
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 杜軍

1.一種CAN總線傳感器節點，包括電源管理模塊、環境參數采集模塊、CAN傳輸模塊和處理器模塊，其特征在于：

所述的電源管理模塊包括7.4V鋰電池、5V電壓轉換電路、3.3V電壓轉換電路、1.8V電壓轉換電路；鋰電池正極和單刀雙擲開關S1的2引腳相連，負極接地；單刀雙擲開關S1的3引腳懸空，1引腳和保護二極管1N4007陽極相連，保護二極管1N4007的陰極和電源芯片U2的3引腳相連；5V電壓轉換電路中鉭電容C23的正極和電源芯片U2的3引腳相連，鉭電容C23的負極接地；電源芯片U2的1引腳接地，2引腳和鉭電容C24的正極、電源指示燈DS1的陽極相連；鉭電容C24的負極、電源指示燈DS1的陰極均接地；電源芯片U2的2引腳分別和電源芯片U3的3引腳、電源芯片U4的3引腳相連；3.3V電壓轉換電路中電容C7的一端和電源芯片U3的3引腳相連，另一端接地；電源芯片U3的1引腳接地，2引腳和鉭電容C9的正極、電源指示燈DS2的陽極相連；鉭電容C9的負極、電源指示燈DS2的陰極均接地；1.8V電壓轉換電路中電容C8的一端和電源芯片U4的3引腳相連，另一端接地；電源芯片U4的1引腳接地，2引腳和鉭電容C10的正極、電源指示燈DS3陽極相連；鉭電容C10的負極、電源指示燈DS3的陰極均接地；

所述的環境參數采集模塊包括溫濕度采集單元和氣壓采集單元；溫濕度采集單元的核心數字式溫濕度傳感器U11的1引腳和處理器的26引腳相連，6引腳和處理器的22引腳相連；數字式溫濕度傳感器U11的5引腳和3.3V電壓轉換電路相連，2引腳接地，電容C32的一端和數字式溫濕度傳感器U11的5引腳相連，另一端接地；數字式溫濕度傳感器U11的3、4引腳均懸空；氣壓采集單元核心數字式氣壓傳感器U10的6引腳和處理器的30引腳相連、7引腳和處理器的29引腳相連、8引腳和處理器的27引腳相連；數字式氣壓傳感器U10的4引腳、5引腳均和處理器的1引腳相連；數字式氣壓傳感器U10的1引腳和3.3V電壓轉換電路相連，2引腳、3引腳均接地；電容C12的一端和數字式氣壓傳感器U10的1引腳相連，另一端和數字式氣壓傳感器U10的2引腳相連；?

所述的CAN傳輸模塊包括光耦隔離單元、CAN收發單元和5V電源隔離單元；光耦隔離單元的核心為兩個高速光耦隔離器件6N137即U7和U8；光耦U7的2引腳和5V電壓轉換電路輸出端相連；光耦U7的3引腳串聯一個470Ω的電阻R7后和處理器CAN接口10引腳連接；光耦U7的1、4引腳懸空；光耦U7的5引腳和5V電源隔離單元中U9的3引腳相連；光耦U7的7、8引腳和5V電源隔離單元中U9的4引腳相連，電阻R5的一端和光耦U7的7、8引腳相連，另外一端和光耦U7的6引腳相連；光耦U7的6引腳和CAN收發器U6的1引腳相連；CAN收發單元的核心是TJA1040T高速CAN收發器U6，其3引腳和5V電源隔離單元中U9的4引腳相連；CAN收發器U6的2引腳和5V電源隔離單元中U9的3引腳相連；CAN收發器U6的5、8引腳懸空，6引腳、7引腳通過接插件J2和終端電阻R4相連；終端電阻R4的一端和接插件J2的2引腳相連，另一端和CAN收發器U6的7引腳相連；接插件J2的1引腳和CAN收發器的6引腳相連；CAN收發器的4引腳串聯一個470Ω的電阻R6后和光耦U8的3引腳相連；光耦U8的2引腳和5V電源隔離單元中U9的4引腳相連；光耦U8的1、4引腳懸空；光耦U8的7、8引腳和5V電壓轉換電路相連，電阻R8的一端和光耦U8的7、8引腳相連，另一端和光耦U8的6引腳相連；光耦U8的6引腳和處理器的CAN接口9引腳相連；光耦U8的5引腳接地；電源隔離單元中U9的2引腳和5V電壓轉換電路相連，1引腳接地；電容C12的一端和U9的3引腳相連，電容C12另一端和U9的4引腳相連；電阻R9一端U9的3引腳相連，電阻R9的另一端和U9的4引腳相連；

所述的處理器模塊的核心為處理器U1，還包括復位電路、晶振電路、JTAG電路、ISP電路和退藕電容；處理器模塊的核心處理器U1的57引腳和復位芯片U5的2引腳相連；復位芯片U5的1引腳接地，4引腳和3.3V電壓轉換電路相連，電容C11的一端和復位芯片的1引腳連接，另一端和復位芯片的4引腳相連；復位芯片的3引腳和復位開關S2的一端，復位開關S2的另一端接地；處理器U1的61引腳、62引腳分別和晶振電路相連；晶振電路中晶振Y1的兩端并聯一個電阻R3使系統更容易起振；晶振電路中電容C1、C2的一端分別和晶振相連，另一端均接地；處理器的JTAG接口和接插件JP1相連，其中處理器的20引腳和接插件JP1的3引腳相連，24引腳和接插件JP1的11引腳相連，52引腳和接插件JP1的7引腳相連，56引腳和接插件JP1的9引腳相連，57引腳和接插件JP1的15引腳相連，60引腳和接插件JP1的5引腳相連，64引腳和接插件JP1的13引腳相連；接插件JP1的1引腳、2引腳和3.3V電壓轉換電路相連，17引腳、19引腳均懸空，其余引腳均接地；電阻R2的一端和接插件JP1的11引腳相連，另一端接地；處理器ISP接口41引腳和接插件JP2的1引腳相連，接插件JP2的2引腳接地；電阻R1的一端和接插件JP2的1引腳相連，電阻R1的另外一端和3.3V電壓轉換電路相連；退藕電容部分中，電容C16的一端和處理器的17引腳相連，另一端接地；電容C17的一端和處理器的49引腳相連，另一端接地；電容C18的一端和處理器的63引腳相連，另一端接地；電容C19的一端和處理器的7引腳相連，另一端接地；電容C20的一端和處理器的23引腳相連，另一端接地；電容C21的一端和處理器的43引腳相連，另一端接地；電容C22的一端和處理器的51引腳相連，另一端接地。