[實(shí)用新型]一種消除襯偏效應(yīng)的電壓乘法器電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201120156705.4
• 申請(qǐng)日: 2011-05-17
• 公開（公告）號(hào): CN202183760U
• 公開（公告）日: 2012-04-04
• 發(fā)明（設(shè)計(jì)）人: 黃立朝
• 申請(qǐng)（專利權(quán)）人: 無錫華潤矽科微電子有限公司
• 主分類號(hào): H03K19/094
• 分類號(hào): H03K19/094
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術(shù)領(lǐng)域

本實(shí)用新型屬于集成電路設(shè)計(jì)領(lǐng)域，涉及電壓乘法器電路領(lǐng)域。

背景技術(shù)

圖1是一個(gè)以PMOS管作為升壓管的Dickson電壓乘法器的標(biāo)準(zhǔn)原理圖，用來產(chǎn)生比電源電壓V_dd高得多的直流電壓。圖中a₁和a₂是兩相互不交疊的時(shí)鐘信號(hào)，由一個(gè)內(nèi)部振蕩電路來驅(qū)動(dòng)。a₃是一個(gè)升壓的基準(zhǔn)電平，H₁為經(jīng)過數(shù)級(jí)升壓后的輸出信號(hào)，這個(gè)信號(hào)包含開關(guān)噪聲，是一個(gè)脈沖信號(hào)，如果要得到直流電平輸出，那么還需要再加上后級(jí)的低通LPF回路。

假設(shè)a₁和a₂為0-VS之間的脈沖信號(hào)，另外每級(jí)PMOS升壓管導(dǎo)通時(shí)會(huì)產(chǎn)生一個(gè)閾值損失，由于在管子導(dǎo)通的瞬間，襯底并沒有接到源端而是接到了相對(duì)低電位的漏端，所以這個(gè)閾值損失會(huì)包含一個(gè)襯偏效應(yīng)。升壓管的縱向剖面如圖2所示：

圖2中G、B、D三個(gè)端連接到一起，由于D端、B端相連，所以在PMOS管子導(dǎo)通的瞬間存在襯偏電壓V_SB＝V_SD≠0。

如果不考慮襯偏效應(yīng)，則閾值電壓可以表示如下：

VTH0=Vfb+2ΦF+γ2ΦF---(1)]]>

如果考慮襯偏效應(yīng)，則閾值電壓需要表示成如下公式：

VTH=Vfb+2ΦF+γ2ΦF+VSB---(2)]]>

假設(shè)我們關(guān)心的升壓管的閾值電壓為Vts，則Vts可以由下面的公式來表示：

Vts=VTH0+γ(2ΦF+VSB-2ΦF)---(3)]]>