[實(shí)用新型]PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201120150041.0
• 申請(qǐng)日: 2011-04-29
• 公開（公告）號(hào): CN202134128U
• 公開（公告）日: 2012-02-01
• 發(fā)明（設(shè)計(jì)）人: 袁小平;鄧恒淹;李曙俏;李賽;岳敏
• 申請(qǐng)（專利權(quán)）人: 中國礦業(yè)大學(xué)
• 主分類號(hào): G09B19/00
• 分類號(hào): G09B19/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備，其特征在于該設(shè)備包括PSOC核心電路(1)、CPLD核心電路(2)、USB-Blaster編程電路(3)、電源電路(4)、ISSP編程接口電路(14)、外圍模擬接口電路和外圍數(shù)字接口電路，其中電源電路(4)與PSOC核心電路(1)和CPLD核心電路(2)相連接，USB-Blaster編程電路(3)與CPLD核心電路(2)和電源電路(4)相連接，ISSP編程接口電路(14)與PSOC核心電路(1)相連接。

2.根據(jù)權(quán)利要求1所述的PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備，其特征在于所述的PSOC核心電路(1)由CYPRESS公司的PSOC芯片CY8C29466和CY8C21534組成；CPLD核心電路(2)由ALTERA公司的CPLD芯片EPM1270組成；ISSP編程接口電路(14)提供5線接口，與PSOC編程器相連接，同時(shí)包括復(fù)位電路；USB-Blaster編程電路(3)由USB通信芯片F(xiàn)T245BM以及CPLD芯片EPM240T100C5組成。

3.根據(jù)權(quán)利要求1所述的PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備，其特征在于所述的外圍模擬接口電路包括模擬信號(hào)輸入接口(7)、模擬電壓輸入接口(8)、光敏傳感器接口(9)、熱敏傳感器接口(10)、模擬溫度傳感器LM35(11)、模擬信號(hào)輸出接口(12)、模擬電壓輸出接口(13)、CapSence滑條和按鍵接口(15)。

4.根據(jù)權(quán)利要求1所述的PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備，其特征在于所述的外圍數(shù)字接口電路包括8位LED顯示電路接口(24)、8位數(shù)碼管顯示接口(25)、4個(gè)獨(dú)立按鍵輸入接口(29)、4乘以4矩陣鍵盤輸入(28)、數(shù)字溫度傳感器DS18B20輸入接口、霍爾傳感器接口(31)、直流電機(jī)接口電路(16)、步進(jìn)電機(jī)接口電路(17)、液晶1602顯示接口電路(27)、液晶12864顯示接口電路(26)、PWM波形輸出接口(30)、蜂鳴器輸出接口(19)、I2C通信接口電路(20)、SPI通信接口電路(22)、串口通信接口(18)和DS1302時(shí)鐘接口電路(23)。

5.根據(jù)權(quán)利要求1所述的PSOC-CPLD電子綜合實(shí)驗(yàn)設(shè)備，其特征在于所述的外圍模擬接口電路與PSOC核心電路(1)的模擬輸入輸出管腳相連接，外圍數(shù)字接口電路與CPLD核心電路(2)的管腳相連接，PSOC核心電路(1)與CPLD核心電路(2)之間直接連接。?