[實用新型]一種非帶隙電壓基準源

無效

• 申請號: 201120147544.2
• 申請日: 2011-05-11
• 公開（公告）號: CN202041869U
• 公開（公告）日: 2011-11-16
• 發明（設計）人: 周澤坤;朱培生;王會影;石躍;明鑫;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 周永宏

1.一種非帶隙電壓基準源，其特征在于，包括第一啟動電路、第二啟動電路、Vtn提取電路、Vtp提取電路和電流模基準電路，其中，所述的第一啟動電路用于使Vtp提取電路正常工作，所述的第二啟動電路用于使Vtn提取電路正常工作，所述Vtn提取電路用于提取正比于Vtn的電流，所述Vtp提取電路用于提取正比于Vtp的電流，所述電流模基準電路用于鏡像正比于Vtn和Vtp的電流，產生基準電壓。

2.根據權利要求1所述的非帶隙電壓基準源，其特征在于，所述的Vtn提取電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第二電阻；其中，第一PMOS管與第三PMOS管的柵極相連，源極接電源電壓，第一PMOS管的漏極與第二PMOS管的源極相連，第三PMOS管的漏極與第四PMOS管的源極相連，第二、第四PMOS管的柵極相連，并且第二、第四PMOS管的柵極與漏極相連；第二PMOS管的漏極與第一NMOS管的漏極相連，第四PMOS管的源極與第三NMOS管的漏極相連，第一NMOS管的源極與第二NMOS管的漏極相連，第一NMOS管與第二MOS管的柵極相連，第三NMOS管的源極與第二電阻相連，第二電阻的另一端和第二NMOS管的源極接地，并且第一、第二NMOS管的柵極與漏及連接，第三NMOS管的源極為輸出端。

3.根據權利要求1所述的非帶隙電壓基準源，其特征在于，所述的Vtp提取電路包括第五PMOS管、第六PMOS管、第七PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第一電阻；其中，第五PMOS管的源極和第一電阻的一端接電源電壓，第五PMOS管的漏極與第七PMOS管的源極相連，第六PMOS管的源極與第一電阻的另一端相連，第六PMOS管的漏極與第四NMOS管的漏極相連，第六PMOS管的柵極與第七PMOS管的柵極相連，第七PMOS管的漏極與第六NMOS管的漏極相連，并且第五、第七PMOS管的柵極與漏極相連；第四NMOS管的源極與第五NMOS管的漏極相連，第六NMOS管的源極與第七NMOS管的漏極相連，第四、第五的柵極相連，第五NMOS管與第七NMOS管的源極接地，二者的柵極相連，同時第四NMOS管與第五NMOS管的柵極與漏極相連。

4.根據權利要求1-3所述的任一非帶隙電壓基準源，其特征在于，所述的電流模基準電路由PMOS管MP8、MP9，NMOS管MN8、MN9以及電阻R3組成，其中PMOS管MP8、MP9和NMOS管MN8、MN9組成CASECODE結構，分別鏡像與Vtp和Vtn正比的電流，疊加在電阻R3上產生基準電壓。

5.根據權利要求2所述的非帶隙電壓基準源，其特征在于，所述的第三PMOS管和第四PMOS管的寬長比相等，第一PMOS管和第二PMOS管的寬長比相等，并且第三PMOS管和第四PMOS管的寬長比是第一PMOS管和第二PMOS管的4倍。