[實用新型]一種容錯固態非易失存儲設備及多通道容錯存儲設備

有效

• 申請號: 201120102042.8
• 申請日: 2011-04-08
• 公開（公告）號: CN202110529U
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 顧良清;夏峰
• 申請（專利權）人: 蘇州市易德龍電器有限公司
• 主分類號: G06F11/16
• 分類號: G06F11/16
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.一種容錯固態非易失存儲設備，包括：接口控制器、閃存控制器、固態非易失性存儲芯片陣列和電路板，所述接口控制器外接主機系統，所述接口控制器、閃存控制器和電路板依次電連接，所述固態非易失性存儲芯片陣列排布于所述電路板上，所述主機系統通過所述接口控制器、閃存控制器，對電路板上固態非易失性存儲芯片陣列進行讀寫操作，其特征在于，

所述容錯固態非易失存儲設備，還包括至少一片備用固態非易失性存儲芯片；所述備用固態非易失性存儲芯片位于所述電路板上。

2.根據權利要求1所述的容錯固態非易失存儲設備，其特征在于，所述閃存控制器中包括故障診斷模塊、芯片替換模塊和壞塊記錄模塊；

所述故障診斷模塊監測出現的故障芯片，將所述故障芯片的地址發送芯片替換模塊及壞塊記錄模塊；

所述芯片替換模塊將所述故障芯片的地址賦予所述備用固態非易失性存儲芯片；

閃存控制器不再對所述壞塊記錄模塊中記錄所述地址的芯片進行讀寫操作。

3.根據權利要求1或2所述的容錯固態非易失存儲設備，其特征在于，所述閃存控制器包括閾值設置模塊，芯片監測模塊，芯片交換模塊；

所述閾值設置模塊中設置有芯片讀取次數閾值；

所述芯片監測模塊監測所述固態非易失性存儲芯片的讀取次數，所述讀取次數超過所述芯片讀取次數閾值時，將所述固態非易失性存儲芯片地址發送芯片交換模塊；

所述芯片交換模塊將所述固態非易失性存儲芯片地址與所述備用固態非易失性存儲芯片地址進行交換。

4.根據權利要求3所述的容錯固態非易失存儲設備，其特征在于，所述閃存控制器還包括芯片地址記錄模塊，

所述芯片監測模塊監測所述固態非易失性存儲芯片的讀取次數，所述讀取次數超過所述芯片讀取次數閾值時，將所述固態非易失性存儲芯片的地址發送芯片地址記錄模塊；

所述芯片地址記錄模塊記錄讀取次數超過所述閾值的固態非易失性存儲芯片的地址；

所述芯片地址記錄模塊記錄完全部所述固態非易失性存儲芯片的地址時，發送指令到所述閾值設置模塊及芯片監測模塊；所述閾值設置模塊重新設定閾值；芯片監測模塊所監測的固態非易失性存儲芯片的讀取次數清零。

5.一種多通道容錯固態非易失存儲設備，包括：接口控制器、閃存控制器、M×N固態非易失性存儲芯片陣列和電路板，所述M和N均為大于等于1的整數，所述接口控制器外接主機系統，所述接口控制器、閃存控制器和電路板依次電連接，所述M×N固態非易失性存儲芯片陣列排布于所述電路板上，所述主機系統通過所述接口控制器、閃存控制器，對電路板上M×N固態非易失性存儲芯片陣列以列為單位讀取進行讀寫操作，其特征在于，

所述多通道容錯固態非易失存儲設備，還包括至少一個備用固態非易失性存儲芯片列，所述備用固態非易失性存儲芯片列中固態非易失性存儲芯片個數M，所述備用固態非易失性存儲芯片列位于所述電路板上。

6.根據權利要求5所述的多通道容錯固態非易失存儲設備，其特征在于，所述閃存控制器包括故障列診斷模塊、芯片列替換模塊和壞塊列記錄模塊；

所述故障列診斷模塊監測出現的故障芯片列，將所述故障芯片列的首地址發送芯片列替換模塊及壞塊列記錄模塊；

所述芯片列替換模塊將所述故障芯片列的首地址賦予所述備用固態非易失性存儲芯片列；

所述壞塊列記錄模塊記錄所述故障芯片列的地址，閃存控制器不再對所述故障芯片列進行讀寫操作。

7.根據權利要求5或6所述的多通道容錯固態非易失存儲設備，其特征在于，所述閃存控制器包括閾值列設置模塊，芯片列監測模塊，芯片列交換模塊；

所述閾值列設置模塊中設置有芯片列讀取次數閾值；

所述芯片列監測模塊監測所述固態非易失性存儲芯片列的讀取次數，所述讀取次數超過所述芯片列讀取次數閾值時，將所述固態非易失性存儲芯片列地址發送芯片列交換模塊；

所述芯片列交換模塊將所述固態非易失性存儲芯片列地址與所述備用固態非易失性存儲芯片列首地址進行交換。

8.根據權利要求7所述的多通道容錯固態非易失存儲設備，其特征在于，所述閃存控制器還包括芯片列地址記錄模塊，

所述芯片列監測模塊監測所述固態非易失性存儲芯片列的讀取次數，所述讀取次數超過所述芯片讀取次數閾值時，將所述固態非易失性存儲芯片列的首地址發送芯片列地址記錄模塊；

所述芯片列地址記錄模塊記錄讀取次數超過所述閾值的固態非易失性存儲芯片列的首地址；

所述芯片列地址記錄模塊記錄完全部所述固態非易失性存儲芯片列的首地址時，發送指令到所述閾值列設置模塊及芯片列監測模塊；所述閾值列設置模塊重新設定芯片列讀取次數閾值；芯片列監測模塊所監測的固態非易失性存儲芯片列的讀取次數清零。