[實用新型]基于VXI接口的雙通道數字信號采集裝置

有效

• 申請號: 201120008407.0
• 申請日: 2011-01-13
• 公開（公告）號: CN201909847U
• 公開（公告）日: 2011-07-27
• 發明（設計）人: 葉瑞
• 申請（專利權）人: 南京國睿安泰信科技股份有限公司
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 南京知識律師事務所 32207
• 代理人: 汪旭東

技術領域

本實用新型涉及一種數字信號采集裝置,尤其涉及一種基于VXI接口的雙通道數字信號采集裝置,?屬于一種電子信息設備領域。

背景技術

常用數字信號采集卡通常以單獨設備形式存在，體積較大，工作時需要外部供電，采集卡只能單路采數，采集卡采集到的數字信號需通過串口或者GPIB接口傳送到計算機中。

實用新型內容

所要解決的技術問題：

針對以上不足本實用新型提供了一種以VXI模塊（C尺寸）的形式插入VXI機箱內，由VXI底板為采集卡供電；采集裝置將要采集的數字信號采集、存儲，計算機通過1394接口讀回存儲的數據的數字信號采集裝置。

技術方案：

一種基于VXI接口的雙通道數字信號采集裝置包括I通道輸入口、Ⅱ通道輸入口、長線接收器、電平轉換器、SRAM、FPGA模塊、時鐘模塊、CPLD總線轉換器、VXI總線、電源模塊、計算機；

數字信號采集裝置中I通道輸入口、Ⅱ通道輸入口的輸入差分時鐘經過長線接收器接收后，經電平轉換后由FPGA模塊選擇、整理、延時，產生電平轉換器選通信號；SRAM地址、讀寫控制信號；

計算機接收到鍵盤采集指令后，I通道輸入口、Ⅱ通道輸入口的輸入差分數據通過長線接收器、電平轉換器分別寫入兩片512K*16的SRAM中；偶地址存I路數據，奇地址存Q路數據；

數據采集完畢后立即通過VXI總線將暫存在SRAM中的兩個通道的數據傳送給計算機；

時鐘模塊為FPGA模塊提供統一的時鐘信號；CPLD總線轉換器完成VXI總線到FPGA模塊的本地總線轉換的功能；根據VXI總線協議，CPLD總線轉換器采用VXI寄存器通信方式與VXI接口通信，接收來自VXI接口的指令信息，通過內部編碼轉換成本地總線信息，發送給FPGA模塊，FPGA模塊將處理結果通過本地總線返回給CPLD總線轉換器，CPLD總線轉換器通過內部編碼轉換成VXI總線信息，發送給VXI接口；電源模塊用于提供電源。

有益效果：

本基于VXI接口的數字信號采集裝置通過對相控陣雷達接收機通道中的I、Q數字中頻信號的異步采集，并對采集的數據進行預處理，經通訊接口送入主控計算機進行信號分析，最終實現了對接收通道幅相一致性、AD特性和IQ特性的測試。

附圖說明

圖1是本基于VXI接口的雙通道數字信號采集裝置的結構框圖。

具體實施方式

下面結合附圖和具體實施方式對本實用新型作進一步詳細地說明。

如圖1所示，本基于VXI接口的雙通道數字信號采集裝置包括I通道輸入口、Ⅱ通道輸入口、長線接收器、電平轉換器、SRAM、FPGA模塊、時鐘模塊、CPLD總線轉換器、VXI總線、電源模塊、計算機；

數字信號采集裝置中I通道輸入口、Ⅱ通道輸入口的輸入差分時鐘經過長線接收器接收后，經電平轉換后由FPGA模塊選擇、整理、延時，產生電平轉換器選通信號；SRAM地址、讀寫控制信號。

計算機接收到鍵盤采集指令后，I通道輸入口、Ⅱ通道輸入口的輸入差分數據通過長線接收器、電平轉換器分別寫入兩片512K*16的SRAM中。偶地址存I路數據，奇地址存Q路數據。

數據采集完畢后立即通過VXI總線將暫存在SRAM中的兩個通道的數據傳送給計算機。

PC機的控制信號包括啟動采集信號、通道選擇信號、延時選擇信號和輸出控制信號。

時鐘模塊為FPGA模塊提供統一的時鐘信號。它是由外部晶振產生的時鐘信號，信號頻率是50MHz。

CPLD總線轉換器完成VXI總線到FPGA模塊的本地總線轉換的功能。根據VXI總線協議，CPLD總線轉換器采用VXI寄存器通信方式與VXI接口通信，接收來自VXI接口的指令信息，通過內部編碼轉換成本地總線信息，發送給FPGA模塊，FPGA模塊將處理結果通過本地總線返回給CPLD總線轉換器，CPLD總線轉換器通過內部編碼轉換成VXI總線信息，發送給VXI接口。

長線接收器接收來自I通道輸入口、Ⅱ通道輸入口的差分輸入信號。其中每個通道有16位數據差分信號，1位時鐘差分信號，這些差分信號經過長線接收模塊后，轉換成TTL電平信號，高電平5V，低電平0V。

電平轉換模塊將長線接收器輸出的5V信號轉換為3.3V信號，0V信號仍然轉換為0V信號，之所以需要電平轉換，是由于內存和FPGA模塊的IO口只能接受最高3.3V電平信號，超過此電平值有可能損壞器件。電源模塊用于提供電源。