[發明專利]適用于雙倍/單倍數據速率的存儲器存取電路

有效

• 申請號: 201110461165.5
• 申請日: 2011-12-29
• 公開（公告）號: CN102568560A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 胡致暉;張家瑋;袁德銘
• 申請（專利權）人: 鈺創科技股份有限公司
• 主分類號: G11C7/22
• 分類號: G11C7/22
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 梁揮;王穎

技術領域

本發明涉及一種用以對存儲器存取數據的電路，尤指一種適用于雙倍/單倍數據速率電路的存儲器存取電路。

背景技術

請參照圖1A、圖1B和圖1C，圖1A為現有技術說明雙倍數據速率電路100的示意圖，圖1B為說明雙倍數據速率電路100寫入雙倍數據速率數據DDRD1及相對應的掩膜阻隔信號MDDRD1的示意圖，圖1C為說明雙倍數據速率電路100讀出雙倍數據速率數據DDRD2的示意圖。雙倍數據速率電路100包含一數據寫入電路102、一掩膜信息電路104、一第一奇數項輸入寄存器106、一第一偶數項輸入寄存器108、一數據讀出電路120、一第一奇數項輸出寄存器122、一第一偶數項輸出寄存器124。如圖1B所示，數據寫入電路102的第一輸入緩沖電路1022接收雙倍數據速率數據DDRD1后，萃取出雙倍數據速率數據DDRD1的奇數項數據DDRD1O至一第二奇數寄存器1024，以及雙倍數據速率數據DDRD1的偶數項數據DDRD1_E至一第二偶數寄存器1026，其中奇數項數據DDRD1_O與偶數項數據DDRD1_E的頻率為雙倍數據速率數據DDRD1的一半，且奇數項數據DDRD1_O與偶數項數據DDRD1_E為相關并排的數據。掩膜信息電路104的第二輸入緩沖電路1042接收掩膜阻隔信號MDDRD1后，萃取出對應于雙倍數據速率數據DDRD1的奇數項數據DDRD1_O的掩膜阻隔信號MDDRD1_O至一第三奇數寄存器1044，以及對應于雙倍數據速率數據DDRD1的偶數項數據DDRD1_E的掩膜阻隔信號MDDRD1_E至一第三偶數寄存器1046。

第一奇數項輸入寄存器106分別由第二奇數寄存器1024及第三奇數寄存器1044接收奇數項數據DDRD1_O及掩膜阻隔信號MDDRD1_O，并根據奇數項數據DDRD1_O及掩膜阻隔信號MDDRD1_O，傳送一奇數項數據DDRD1_O’的差動信號O1、O1B至連接一存儲器的奇數區塊的二奇數差動總線OB、OBB，其中掩膜阻隔信號MDDRD1_O用以阻隔奇數項數據DDRD1_O中的部分奇數項數據，以產生奇數項數據DDRD1_O’。第一偶數項輸入寄存器108分別由第二偶數寄存器1026及第三偶數寄存器1046接收偶數項數據DDRD1_E及掩膜阻隔信號MDDRD1_E，并根據偶數項數據DDRD1_E及掩膜阻隔信號MDDRD1_E，傳送一偶數項數據DDRD1_E’的差動信號E1、E1B至連接存儲器的偶數區塊的二偶數差動總線EB、EBB，其中掩膜阻隔信號MDDRD1_E用以阻隔偶數項數據DDRD1E中的部分偶數項數據，以產生偶數項數據DDRD1_E’。

如圖1C所示，數據讀出電路120的奇數排程緩沖器1202接收經第一奇數項輸出寄存器122讀出并放大的雙倍數據速率數據DDRD2的奇數項數據DDRD2_O；數據讀出電路120的偶數排程緩沖器1204接收經第一偶數項輸出寄存器124讀出并放大的雙倍數據速率數據DDRD2的偶數項數據DDRD2_E。數據讀出電路120的離線驅動電路1206用以提高奇數項數據DDRD2_O與偶數項數據DDRD2_E的準確性，并輸出雙倍數據速率數據DDRD2。

請參照圖2A、圖2B和圖2C，圖2A為現有技術說明單倍數據速率電路200的示意圖，圖2B為說明單倍數據速率電路200寫入單倍數據速率數據SDRD1及相對應的掩膜阻隔信號MSDRD1的示意圖，圖2C為說明單倍數據速率電路200讀出單倍數據速率數據SDRD2的示意圖。單倍數據速率電路200包含一數據寫入電路202、一掩膜信息電路204、一第一輸入寄存器206、一第一輸出寄存器208、一數據讀出電路220。如圖2B所示，數據寫入電路202的第一輸入緩沖電路2022接收單倍數據速率數據SDRD1后，儲存單倍數據速率數據SDRD1至一第二輸入寄存器2024。掩膜信息電路204的第二輸入緩沖電路2042接收掩膜阻隔信號MSDRD1后，儲存掩膜阻隔信號MSDRD1至一第三輸入寄存器2044。

第一輸入寄存器206分別由第二輸入寄存器2024及第三輸入寄存器2044接收單倍數據速率數據SDRD1及掩膜阻隔信號MSDRD1，并根據單倍數據速率數據SDRD1及掩膜阻隔信號MSDRD1，傳送一單倍數據速率數據SDRD1’的差動信號S1、S1B至連接一存儲器的二差動總線S、SB，其中掩膜阻隔信號MSDRD1用以阻隔單倍數據速率數據SDRD1中的部分數據，以產生單倍數據速率數據SDRD1’。而單倍數據速率數據SDRD1’的差動信號S1、S1B即可經由二差動總線S、SB儲存于存儲器。