[發(fā)明專利]具有由高k保護金屬層誘導的應變溝道的半導體器件

有效

• 申請?zhí)枺?/td>: 201110460914.2
• 申請日: 2011-12-29
• 公開（公告）號: CN103022126A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設計）人: 許俊豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種具有金屬柵極的半導體器件，包括：

半導體襯底，包括多個源極部件和漏極部件，以形成p-溝道和n-溝道；以及

柵疊層，位于所述半導體襯底上方并且被設置在所述源極部件和所述漏極部件之間；

其中，所述柵疊層包括：

高k(HK)介電層，形成在所述半導體襯底上方；

拉伸應力HK保護層，形成于所述HK介電層的頂部上，緊鄰所述p-溝道；

壓縮應力HK?N-功函數(N-WF)金屬層，形成于所述HK介電層的頂部上，緊鄰所述n-溝道；以及

金屬柵極層堆疊件，被設置在所述保護層上方。

2.根據權利要求1所述的半導體器件，其中，緊鄰所述p-溝道的所述拉伸應力HK保護層包括原子層沉積(ALD)TiN層。

3.根據權利要求2所述的半導體器件，其中，所述p-溝道為壓縮應變溝道。

4.根據權利要求1所述的半導體器件，其中，緊鄰所述n-溝道的壓縮應力HK?N-WF金屬層包括物理汽相沉積(PVD)TiAlN_1-x層。

5.根據權利要求4所述的半導體器件，其中，所述n-溝道為拉伸應變溝道。

6.根據權利要求5所述的半導體器件，其中，壓縮應力金屬層作為HK保護層被設置在N-WF金屬層下方，其中所述壓縮應力金屬層包括PVDTiN層。

7.一種形成具有金屬柵疊層的半導體器件的工藝，所述工藝包括：

提供半導體襯底；

在所述襯底中形成隔離的NMOS區(qū)和PMOS區(qū)；

在所述半導體襯底上方沉積高k(HK)介電層；

在NMOS區(qū)和PMOS區(qū)兩區(qū)上的所述HK介電層的頂部上沉積拉伸應力HK保護層；

從所述NMOS區(qū)去除所述拉伸應力HK保護層；

在所述NMOS區(qū)和所述PMOS區(qū)上的所述HK層的上方沉積壓縮應力N-功函數(N-WF)金屬層；以及

在所述壓縮應力N-WF金屬層上方沉積金屬柵極層堆疊件。

8.根據權利要求7所述的工藝，進一步包括：

在所述半導體襯底上形成偽柵極；

在所述半導體襯底上沉積ILD；

去除所述偽柵極以建立柵極溝槽；

其中，在所述柵極溝槽中沉積所述HK介電層。

9.一種具有金屬柵極的半導體器件，包括：

半導體襯底；

界面層(IL)，形成于所述半導體襯底的上方；

高k(HK)介電層，形成于所述半導體襯底的上方；

拉伸應力HK保護層，形成于所述半導體襯底的PMOS區(qū)中的所述IL的上方；

壓縮應力HK保護層，形成于所述半導體襯底的NMOS區(qū)中的所述IL的上方；以及

金屬柵極層堆疊件，沉積在所述HK保護層的上方；

其中，所述PMOS區(qū)和所述NMOS區(qū)的所述HK保護層為兩個不同應力類型的層；以及

其中，所述PMOS區(qū)和所述NMOS區(qū)的溝道為兩種不同類型的應變溝道。

10.根據權利要求9所述的半導體器件，其中，蝕刻停止層(ESL)形成于所述HK保護層的上方，并且其中，所述ESL包括通過PVD或ALD技術形成的TaN層，并且其中，可以在后續(xù)工藝中去除所述ESL?TaN，從而保持所述金屬柵疊層不包含TaN。