[發(fā)明專利]多粒度并行存儲系統(tǒng)與存儲器

有效

• 申請?zhí)枺?/td>: 201110460585.1
• 申請日: 2011-12-31
• 公開（公告）號: CN102541774A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設計）人: 王東琳;謝少林;薛曉軍;劉子君;張志偉
• 申請（專利權(quán)）人: 中國科學院自動化研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發(fā)明屬于存儲技術領域，主要涉及嵌入式信號處理平臺中的片上存儲系統(tǒng)，特別是支持行列多粒度并行讀寫的多粒度并行存儲系統(tǒng)和存儲器。

背景技術

隨著集成電路工藝的發(fā)展，芯片上可集成更多的運算部件和更大容量靜態(tài)存儲器SRAM容量。高速嵌入式信號處理芯片中可設計多個運算部件和多個大容量、大位寬的片上存儲器，實現(xiàn)并行計算和并行存儲。信號處理算法經(jīng)常以矩陣的形式來組織輸入/輸出數(shù)據(jù)，并以矩陣為對象進行計算。矩陣數(shù)據(jù)一般按行或按列存放在存儲器中。存儲器讀寫端口位寬固定，并且順序編址。當矩陣按行存放時，存儲器可以一次性并行讀寫多個矩陣行元素，但無法一次性并行讀寫多個矩陣列元素；當矩陣按列存放時，存儲器可以一次性并行讀寫多個矩陣列元素，但無法一次性并行讀取多個矩陣列元素。

圖1是傳統(tǒng)的片上存儲器的結(jié)構(gòu)和編址方法的示意圖，其中顯示了當矩陣數(shù)據(jù)類型與存儲單元一致時，矩陣元素在普通片上存儲器中的位置。如圖1所示，假定存儲器讀寫端口101位寬為4，即存儲器100的一行存放4個元素，一次操作可并行讀寫4個地址連續(xù)的元素；矩陣A的尺寸為4×4，矩陣第i行，第j列元素為a_ij，(0≤i＜4，0≤j＜4)，按行存放在地址0處。此時，存儲器100可一次性并行讀寫4個矩陣行元素，但由于矩陣列元素分布在存儲器的多個存儲行104中，所以一次只能讀寫一個矩陣列元素，無法并行讀取矩陣列元素。

在信號處理系統(tǒng)中，在并行讀寫矩陣行元素的同時常常還需要并行讀寫矩陣列元素，如某信號處理算法輸入三個矩陣(A，B，D)，需要得到兩個矩陣乘法結(jié)果：C＝A×B，E＝B×D；同時，信號處理系統(tǒng)中有4個運算單元可并行計算。那么在計算C＝A×B時，需要并行讀取矩陣B的4個行元素；在計算E＝B×D時，需要并行讀取矩陣B的4個列元素。因此，在整個算法實現(xiàn)過程中，即需要按行并行讀取矩陣B，也需要按列并行讀取矩陣B。但傳統(tǒng)存儲器結(jié)構(gòu)只能按行并行讀取，或按列并行讀取。當存儲器在每個時鐘周期無法并行提供所需的4個操作數(shù)時，4個運算單元中只有一個處于工作狀態(tài)，這必將降低整個系統(tǒng)的運算效率。

同時，矩陣的數(shù)據(jù)類型多種多樣，常用的數(shù)據(jù)類型有8bit的字節(jié)類型、16bit的短字類型、32bit的整數(shù)類型和單精度浮點類型以及64bit的雙精度浮點類型。而存儲單元是固定一種數(shù)據(jù)類型，一個地址對應一個8bit數(shù)據(jù)或一個地址對應一個32bit數(shù)據(jù)。為了在存儲器中用最基本的存儲單元來表達所有數(shù)據(jù)類型，常用的做法是用多個連續(xù)的低位寬數(shù)據(jù)類型拼接成一個高位寬數(shù)據(jù)類型。如圖2所示，假定存儲單元是8bit的字節(jié)，而矩陣尺寸為4×2，數(shù)據(jù)類型為16bit的短字，按行存放，一個矩陣元素由兩個連續(xù)8bit拼接而成。在圖1中，矩陣數(shù)據(jù)類型與存儲單元是一致的，矩陣列的元素地址為{3，7，11，15}，列地址完全離散；但在圖2中，矩陣數(shù)據(jù)類型與存儲元不一致，矩陣列的元素地址為{2，3，6，7，10，11，14，15}，列地址整體離散，部分連續(xù)。因此，在并行讀寫矩陣行、列元素時，還需要考慮矩陣元素的不同數(shù)據(jù)類型，采用不同的讀寫粒度。這里所述的“讀寫粒度”是指地址連續(xù)的存儲單元的個數(shù)。

目前已有一些專利討論如何實現(xiàn)矩陣行列的讀寫，但都沒有在SRAM架構(gòu)層次實現(xiàn)矩陣行列多粒度并行讀取的功能。如美國專利US?6,084,771B(Processor?With?Register?File?Accessible?By?Row?Column?to?Achieve?Data?Array?Transposition)、中國專利200910043343.5(行列訪問端口分離的矩陣寄存器文件)都提出了一種支持矩陣行列讀取的寄存器文件，但矩陣數(shù)據(jù)仍存放在存儲器中，讀寫矩陣行列時需要先將矩陣數(shù)據(jù)從存儲器載入寄存器文件，再從寄存器文件讀寫矩陣行列；同時，由于寄存器文件容量非常少，每次操作只能讀寫整個矩陣的小部分數(shù)據(jù)；另外，它們都沒有考慮如何支持不同的數(shù)據(jù)類型。美國專利US?7,802,049?B2(Random?Access?Memory?Have?Fast?Column?Access)主要討論了如何快速地從DRAM存儲行中獲取連續(xù)數(shù)據(jù)，但沒有討論矩陣行列的并行讀取。

發(fā)明內(nèi)容

(一)要解決的技術問題

本發(fā)明所要解決的技術問題是克服傳統(tǒng)的片上存儲系統(tǒng)不能并行讀寫矩陣行列數(shù)據(jù)及無法跨行讀寫的缺點，提高存儲系統(tǒng)和存儲器的讀寫效率。

(二)技術方案