[發(fā)明專利]一種互補結(jié)型場效應(yīng)晶體管c-JFET器件及其后柵極的制造方法

有效

• 申請?zhí)枺?/td>: 201110459296.X
• 申請日: 2011-12-31
• 公開（公告）號: CN103187310A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設(shè)計）人: 三重野文健
• 申請（專利權(quán)）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/337
• 分類號: H01L21/337;H01L21/28;H01L29/808;H01L29/423
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務(wù)所 11038
• 代理人: 金曉

技術(shù)領(lǐng)域

本發(fā)明涉及一種互補結(jié)型場效應(yīng)晶體管(c-JFET)的制造方法以及c-JFET器件，更具體地，涉及一種c-JEFT的后金屬柵極的制造方法。

背景技術(shù)

目前，隨著晶體管尺寸的不斷縮小，HKMG(high-k絕緣層+金屬柵極)技術(shù)幾乎已經(jīng)成為制造小尺寸晶體管的必備技術(shù)。然而，在制造HKMG結(jié)構(gòu)晶體管的工藝方面，存在著先柵極(Gate?First)和后柵極(Gate?Last)兩種制造工藝。通常認為，使用Gate-first工藝實現(xiàn)HKMG結(jié)構(gòu)的難點在于如何控制PMOS管的Vt電壓(閾值電壓)，為了實現(xiàn)PMOS管的Vt電壓的降低，需要在先柵極工藝中引入相當多的器件結(jié)構(gòu)的變化和設(shè)計，這大大增加了工藝的復(fù)雜程度和制造成本。因此，本發(fā)明的發(fā)明人認為，對于PMOS來說，后柵極工藝是一項更加適合的技術(shù)。

互補結(jié)型場效應(yīng)晶體管c-JFET在當前已經(jīng)得到了廣泛的應(yīng)用。現(xiàn)有的關(guān)于c-JFET的制造方法都采用了先柵極方法。現(xiàn)有技術(shù)中并沒有介紹使用后金屬柵極制造方法來制造c-JFET，也沒有相關(guān)文獻介紹這樣的制造工藝。本發(fā)明人發(fā)現(xiàn)，使用后金屬柵極制造方法來制造c-JFET可以取得非常好的效果。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個實施例，提供了一種制造半導(dǎo)體器件的方法，包括：在第一導(dǎo)電類型的晶片上形成偽柵極；在所述偽柵極兩側(cè)形成側(cè)壁間隔物；

在所述偽柵極兩側(cè)形成源區(qū)和漏區(qū)；去除所述偽柵極，在去除偽柵極所露出的開口中形成第二導(dǎo)電類型的第一半導(dǎo)體區(qū)；在所述開口中形成柵極。

優(yōu)選地，在形成源區(qū)和漏區(qū)之后，進一步包括如下步驟：在所述源區(qū)和漏區(qū)中形成開口；在所述源區(qū)和漏區(qū)中的開口中選擇性地外延生長與晶片材料不同的半導(dǎo)體材料，從而形成第二半導(dǎo)體區(qū)；在所述源區(qū)和漏區(qū)上形成絕緣層，覆蓋所述第二半導(dǎo)體區(qū)；在所述絕緣層中形成開口，以暴露所述第二半導(dǎo)體區(qū)。

優(yōu)選地，其中：在去除所述偽柵極之后，通過去除偽柵極所露出的開口在所述晶片表面下形成第二導(dǎo)電類型的阱。

優(yōu)選地，其中所述阱距離位于所述晶片表面之下的距離為50-100nm。

優(yōu)選地，其中通過所述開口注入第二導(dǎo)電類型的離子，從而在所述晶片中形成第二導(dǎo)電類型的阱。

優(yōu)選地，其中通過注入As離子形成所述第二導(dǎo)電類型的阱。

優(yōu)選地，其中所述第二導(dǎo)電類型的離子注入的條件為：30-50KeV，0.5-6.0E16cm^-2。

優(yōu)選地，其中去除偽柵極時一并去除位于所述偽柵極之下的柵極絕緣層。

優(yōu)選地，其中在形成所述阱之后進行退火，所述退火是長脈沖快速退火，其退火條件為在約800-約1200℃的溫度下退火約2ms-8ms。

優(yōu)選地，其中去除偽柵極時保留位于所述偽柵極之下的柵極絕緣層，并且所述退火是具有附加的蓋帽層的快速退火。

優(yōu)選地，其中所述退火的條件為在約700-約850℃的溫度下退火約0.5-2min。

優(yōu)選地，其中在所述開口中形成柵極的步驟還包括：在所述開口內(nèi)通過外延生長形成第二導(dǎo)電類型的第一半導(dǎo)體區(qū)；在所述第一半導(dǎo)體區(qū)上沉積金屬，以形成金屬柵極。

優(yōu)選地，其中所述第二半導(dǎo)體區(qū)的半導(dǎo)體材料是SiGe。

優(yōu)選地，其中所述絕緣層所使用的材料與所述側(cè)壁間隔物所使用的材料相同。

優(yōu)選地，進一步包括：去除所述偽柵極，在去除偽柵極所形成的開口中形成第二導(dǎo)電類型的第一半導(dǎo)體區(qū)之后，沉積金屬，從而在所述絕緣層的開口中形成到所述第二半導(dǎo)體區(qū)的金屬接觸以及在去除偽柵極所形成的開口中形成金屬柵極。

優(yōu)選地，其中所述第一半導(dǎo)體區(qū)的厚度可以為20nm-50nm。

優(yōu)選地，其中所述第一導(dǎo)電類型是P型。

優(yōu)選地，其中所述第二導(dǎo)電類型是N型。

優(yōu)選地，其中通過外延生長P材料形成所述第二導(dǎo)電類型的第一半導(dǎo)體區(qū)。

根據(jù)本發(fā)明的一個實施例，提供了一種c-FET半導(dǎo)體器件，包括：第一導(dǎo)電類型的襯底；位于所述襯底上的柵極；位于所述柵極與襯底之間的第二導(dǎo)電類型的半導(dǎo)體區(qū)；位于所述柵極兩側(cè)的源區(qū)和漏區(qū)；位于所述源區(qū)和漏區(qū)之間、在所述半導(dǎo)體表面下方的第二導(dǎo)電類型的阱。

優(yōu)選地，所述半導(dǎo)體器件進一步包括：位于所述柵極兩側(cè)的側(cè)壁間隔物；位于所述側(cè)壁間隔物兩側(cè)的絕緣層；位于所述源區(qū)和漏區(qū)中的第二半導(dǎo)體區(qū)，所述第二半導(dǎo)體區(qū)高出所述襯底表面；位于所述絕緣層中金屬接觸，所述金屬接觸連接到所述第二半導(dǎo)體區(qū)。

附圖說明