[發(fā)明專利]一種基于多核處理器的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201110456272.9
• 申請日: 2011-12-30
• 公開（公告）號: CN102555550A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 陳耀武;田翔;韓業(yè)強(qiáng)
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: B41J29/38
• 分類號: B41J29/38;B41J2/01
• 代理公司: 杭州天勤知識產(chǎn)權(quán)代理有限公司 33224
• 代理人: 胡紅娟

技術(shù)領(lǐng)域

本發(fā)明屬于印花打印技術(shù)領(lǐng)域，具體涉及一種基于多核處理器的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法。

背景技術(shù)

隨著數(shù)碼印花機(jī)的飛速發(fā)展，數(shù)碼打印產(chǎn)業(yè)的快速增長，對數(shù)碼印花速度有了更高的要求，需要有更快數(shù)據(jù)處理能力和傳輸速度的控制裝置來實(shí)現(xiàn)數(shù)碼印花機(jī)的數(shù)據(jù)處理和傳輸。

近年來FPGA(現(xiàn)場可編程門陣列)技術(shù)取得了飛速發(fā)展，已經(jīng)從最初只能面向純邏輯替代的應(yīng)用轉(zhuǎn)變?yōu)槟軌蛎嫦驈?fù)雜的計(jì)算密集型應(yīng)用。最新推出的FPGA器件中，不僅集成有豐富的可配置邏輯塊資源(Configurable?Logic?Block，CLB)，還包括大量面向計(jì)算密集應(yīng)用的DSP單元、塊狀RAM(Block?RAM，BRAM)和用于高速串行通信的RocketIO?GTP收發(fā)器單元。同時為方便FPGA的調(diào)試，各FPGA廠商還推出了片內(nèi)邏輯分析測試工具(如Xilinx公司的ChipScope)，在軟硬件上保證了在FPGA上實(shí)現(xiàn)高性能計(jì)算的可行性。

申請?zhí)枮?01010039579.4的中國專利公開了一種高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法技術(shù)，該裝置主要包括數(shù)據(jù)接收設(shè)備、數(shù)據(jù)解析設(shè)備、數(shù)據(jù)處理設(shè)備、數(shù)據(jù)傳輸通道和數(shù)據(jù)發(fā)送設(shè)備；但在實(shí)際情況下，該處理技術(shù)的數(shù)據(jù)旋轉(zhuǎn)效率以及數(shù)據(jù)吞吐量并不高；同時，該技術(shù)的數(shù)據(jù)處理部分是由FPGA來實(shí)現(xiàn)，對于大數(shù)據(jù)量的圖像旋轉(zhuǎn)處理，對FPGA性能要求高，成本難以得到有效控制，而且對于技術(shù)開發(fā)人員要求苛刻，設(shè)備更新?lián)Q代的代價過大，不能很好的滿足日益增長的印花機(jī)市場需求。

針對數(shù)碼印花機(jī)自定義接口及高速數(shù)據(jù)傳輸?shù)囊?，需要有專用系統(tǒng)作為數(shù)碼印花機(jī)的數(shù)據(jù)處理。相對與通用計(jì)算機(jī)對于數(shù)碼印花機(jī)的數(shù)據(jù)處理，特別是要求數(shù)據(jù)按bit位的旋轉(zhuǎn)，通用計(jì)算機(jī)的處理速度遠(yuǎn)遠(yuǎn)無法達(dá)到印花機(jī)的要求，故需要通過專用系統(tǒng)來實(shí)現(xiàn)數(shù)據(jù)高速旋轉(zhuǎn)來提高印花機(jī)的工作效率。

目前，單核處理器在單純提升主頻方面面臨功耗等難以逾越的鴻溝，多核處理器將是未來PC和嵌入式領(lǐng)域的主流。Tilera公司生產(chǎn)的多核處理器沒有采取傳統(tǒng)的基于總線的通信方式，而是采取了一種稱為“mesh網(wǎng)絡(luò)”的通信機(jī)制，這種方式是一種二維通信方式，可以大幅度降低功耗并提升核之間的通信效率。Tilera公司的GX系列16核CPU的功耗僅有22W，存儲器帶寬可以達(dá)到205Gpbs，主頻可以達(dá)到1.25GHz，并且提供了豐富的網(wǎng)絡(luò)接口以及高速傳輸接口，如PCI-EXPRESS接口、StreamIO接口等，其中StreamIO接口的傳輸速度可以達(dá)到20Gpbs，充分滿足了現(xiàn)代數(shù)據(jù)處理系統(tǒng)的大數(shù)據(jù)量傳輸需求。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)所存在的上述技術(shù)缺陷，本發(fā)明提供了一種基于多核處理器的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法，能夠提高數(shù)據(jù)的旋轉(zhuǎn)效率以及吞吐量，從而實(shí)現(xiàn)數(shù)碼印花機(jī)的高效能產(chǎn)出。

一種基于多核處理器的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，包括：

數(shù)據(jù)接收設(shè)備，用于接收需要處理的原始數(shù)據(jù)；

數(shù)據(jù)解析處理設(shè)備，用于對數(shù)據(jù)接收設(shè)備接收到的原始數(shù)據(jù)進(jìn)行解析，獲取有效數(shù)據(jù)，并對有效數(shù)據(jù)進(jìn)行旋轉(zhuǎn)處理；

數(shù)據(jù)傳輸通道，用于對數(shù)據(jù)解析處理設(shè)備旋轉(zhuǎn)處理后的有效數(shù)據(jù)進(jìn)行傳輸；

數(shù)據(jù)輸出設(shè)備，用于通過數(shù)據(jù)傳輸通道接收旋轉(zhuǎn)處理后的有效數(shù)據(jù)，并對旋轉(zhuǎn)處理后的有效數(shù)據(jù)進(jìn)行輸出。

所述的數(shù)據(jù)接收設(shè)備包括多核處理器外擴(kuò)的兩個千兆以太網(wǎng)光纖接口。

所述的數(shù)據(jù)解析處理設(shè)備包括多核處理器的所有核以及多核處理器外擴(kuò)的六塊DDR3存儲芯片。

所述的數(shù)據(jù)傳輸通道包括多核處理器的StreamIO接口和與其互聯(lián)的FPGA外擴(kuò)的StreamIO接口。

所述的數(shù)據(jù)輸出設(shè)備包括FPGA、FPGA外擴(kuò)的一塊DDR2存儲芯片和與FPGA互聯(lián)的一塊噴頭控制接口單板；DDR2存儲芯片用于緩存旋轉(zhuǎn)處理后的有效數(shù)據(jù)，噴頭控制接口單板用于并行輸出旋轉(zhuǎn)處理后的有效數(shù)據(jù)以實(shí)現(xiàn)對噴頭的控制。

一種基于多核處理器的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理方法，包括以下步驟：

(1)由千兆以太網(wǎng)光纖接口接收需要處理的原始數(shù)據(jù)；

(2)由多核處理器對接收到的原始數(shù)據(jù)進(jìn)行解壓，按協(xié)議分析數(shù)據(jù)的文件頭，提取有效數(shù)據(jù)，并將有效數(shù)據(jù)劃分為N個數(shù)據(jù)塊(如多核處理器具有N個核，則將有效數(shù)據(jù)劃分為N個數(shù)據(jù)塊)；利用多核處理器的N個核分別并行對N個數(shù)據(jù)塊進(jìn)行旋轉(zhuǎn)處理，將旋轉(zhuǎn)處理后N個數(shù)據(jù)塊進(jìn)行合并；