[發明專利]一種大爬距低局放變壓器瓷套用半導體釉及其施釉工藝

有效

• 申請號: 201110455976.4
• 申請日: 2011-12-31
• 公開（公告）號: CN102531705A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 吳亞如;唐獻文
• 申請（專利權）人: 殷楊合
• 主分類號: C04B41/86
• 分類號: C04B41/86
• 代理公司: 株洲市奇美專利商標事務所 43105
• 代理人: 張繼綱

技術領域

本發明涉及一種適用于低局放、大爬距變壓器瓷套用半導體釉，可以解決變壓器用瓷套表面絕緣電阻值偏大，降低變壓器使用中局部電放指數，提高防污閃能力等。

技術背景

絕緣子半導體釉是一種半導體晶體相高度分散，形成了半導體晶相構筑載流于運動通道的釉玻璃，半導體已不再是單純的玻璃物質了，可視為半導體晶粒和絕緣的基質玻璃組成的一種特殊的微晶玻璃，它的半導體晶粒和絕緣的基質玻璃組成的一種特殊的微晶玻璃，它的半導電性能至關重要，表現為半導體晶相的高度分散性，晶性在釉中應當占到一定的體積分數，有效地建立起載流順利通過的通道。

傳統的半導體釉只要達到國家規定標準就行，有的導電電阻很高或已絕緣。且表面粗糙無光等不利因素。隨著國內外電力，電站及電瓷的快速發展，同時對電瓷絕緣子的各項性能要求的提高，其傳統式的半導體釉已遠遠達不到客戶的要求。實際運行中的新型半導體釉絕緣子的表面溫度比普通絕緣子釉面溫度高1-5℃，可有效地阻止濃霧或相對濕度較大氣候條件下的污層的吸潮，防止高導電的薄層液膜的形成，達到防污閃的目的，它的污閃電壓可提高好幾倍。在新型半導體釉的表面有適度的泄漏電流通過，改善了絕緣子表面電壓分布不均勻性，電壓在整個絕緣子串的分布也將接近平均分布水平，這也是新型半導體釉具備防污能力的一個重要原因。新型半導體釉改善電場分布的作用大大地緩和了絕緣子的局部電場集中，消除了電場集中造成的局部放電。

電瓷絕緣子處于污穢嚴重的環境中工作，表面臟污的絕緣子在潮濕的沿面放電已不再是單純的空氣介質的擊穿，污穢物中的高電導率的電能質被潤濕后，形成一層薄薄的導電薄膜，使絕緣子的表面電阻急劇下降，泄漏電流則迅速上升，泄漏電流的焦耳熱加熱污層形成了烘干帶，使大部份的電壓施加在烘干的絕緣子上，高電壓引發表面氣體電離和促使電弧發展，電弧向前推進的過程中經歷著反復的熄滅和重燃，如果部份電壓足夠的高，就會引起污閃，污閃發生時，由于絕緣子長時間在大電流的作用下，有可能因熱電離而形成許多的裂紋，且瓷體上會出現貫穿的裂紋，絕緣子就將永久地擊穿。

變壓器瓷套管在法蘭盤附近的電場分布極不均勻，電場有較強的垂直分量，容易產生沿面放電，而沿面放電中的滑閃放電有熱電離作用，對絕緣子損害極大，為此，在此處施加一層半導體釉，以減少電阻，均衡電場。

但影響半導體釉表面電阻的因素很多，料方的組成，燒成溫度，釉層厚度等等。釉的表面電阻隨燒成溫度上升而急劇下降，釉層厚度與施釉方式相關，釉層厚度增加，表面電阻隨之較快地下降，半導體的導電性能主要取決于釉中半導體晶相的導電特性，基礎釉的組成對其也有很大的影響，半導體晶相較高時，釉表面的光澤與釉的化學穩定性變差，釉表面灰暗無光澤，有粗糙感，由于晶相較多，通常熱膨脹系數也較高，難以配制壓縮釉，不能很好的與瓷體匹配，是半導體釉材料研制的關鍵。

發明內容

本發明目的就是提供一種克服以上缺陷和傳統形成的不良因素，而且能提高機械強度，延長使用壽命的半導體釉及其施釉工藝。

在研制新型半導體釉同時考慮它的各項性能，表面電阻要小于10⁷歐，而一般的普通釉為10¹²-10¹⁴歐，有較高的局放防污閃能力，還應有較強的耐電化學腐蝕能力，抗老化能力，同時考慮電阻對燒成的溫度氣氛的影響，對釉表面的光潔度的影響，還不能對瓷體的機械強度和熱穩定性有不良影響，同時具備良好的工藝及操作適應性。

本發明的技術方案是通過以下途徑實現的，它是將幾種半導體金屬氧化物按一定的比例加入到基礎釉中，具體為，TiO₂?3-5％、Fe₂O₃?18-20％、Cr₂O₃?2-4％的配方。

本發明的施釉工藝為：本發明采用一套浸釉-抹釉-噴釉-噴砂-噴釉-燒成的施釉工藝，具體為：第一步，浸釉，首先是在普通釉中浸釉，時間3-10秒之間；第二步，抹釉和噴釉，先抹去中間的普通釉，再噴上一層半導體釉，半導體釉與普通釉接口及其膨脹系數相匹配；第三步，噴砂和噴釉，在法蘭盤處噴砂時，用排筆涂上已配好的半導體釉和膠水，膠水按釉∶膠比是5-7∶3-5進行配制，最后覆蓋一層薄半導體釉，釉層總厚度控制在0.24-0.32mm之間；第四步，燒成，燒成工序中窯壓采用正壓操作，為10～25Pa，熱氣流射程為200～300mm，焰性在燒成后期采用中性焰或弱還原焰，后期氣氛中一氧化碳相對濃度的變化從1％緩慢地降低0。