[發明專利]一種可編程納秒級脈沖信號發生器

無效

• 申請號: 201110454650.X
• 申請日: 2011-12-30
• 公開（公告）號: CN102522966A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 林楠
• 申請（專利權）人: 武漢電信器件有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02;H03K7/08
• 代理公司: 北京匯澤知識產權代理有限公司 11228
• 代理人: 劉淑敏

??

技術領域

本發明涉及脈沖信號產生技術，尤其涉及一種可編程納秒級脈沖信號發生器。?

背景技術

脈沖技術是現代電子技術中一項重要的基礎技術，其在大規模集成電路測試、半導體器件性能檢測、地質探測以及雷達、電子對抗、通信系統和計算機硬件系統設計中都起著重要作用。但傳統意義上的脈沖信號已經不能滿足現代技術的需要,在很多實際工程應用中都需要各種脈寬的高速脈沖信號源。?

可見，脈沖技術在現代電子技術領域中所發揮的基礎作用，而傳統的可分立元件所構建的脈沖產生電路，卻存在功能單一、不可編程、脈沖寬度難以調整和控制以及數字化、集成化程度低等不足的缺點。?

發明內容

有鑒于此，本發明的主要目的在于提供一種可編程納秒級脈沖信號發生器，能夠通過可編程延遲芯片和可編程信號源及高速比較器件的共同配合實現脈沖寬度的大范圍精密連續可調的功能，以實現納秒級脈沖的輸出及脈沖重復周期的調整。?

為達到上述目的，本發明的技術方案是這樣實現的：?

一種可編程納秒級脈沖信號發生器，包括電源，晶振源1，頻率發生器2、整形電路3、信號延遲電路4、高速與門電路5、微控制單元6和脈沖信號輸出接口7；其中，

所述晶振源1與頻率發生器2相連，為頻率發生器2提供穩定的基準頻率信號；

所述頻率發生器2分別與整形電路3及微控制單元6相連，頻率發生器2受微控制單元6控制輸出預設頻率的信號給整形電路3；

所述整形電路3分別與信號延遲電路4及高速與門電路5相連，高速與門電路5同時接收信號延遲電路4和整形電路3的輸出信號，所述高速與門電路5將接收到的上述兩路信號經與運算后輸出窄脈沖信號給脈沖信號輸出接口7。

其中，所述頻率發生器2輸出的預設頻率的電信號x(t)為：?

?

其中，T為信號的周期，n為整數。

所述信號通過信號延遲電路4后的信號x’(t)為：?

其中，為遲延時間，n為整數，T為信號的周期。

所述信號x’(t)通過高速與門電路5后的輸出信號y(t)為：?

????

其中，?為遲延時間，n為整數，T為信號的周期。

所述晶振源1為頻率大于1MHz的固定穩定頻率的有源或無源晶振。?

所述頻率發生器2為帶編程接口的DDS信號發生器芯片。?

所述整形電路3為高速比較器。?

所述信號延遲電路4，由信號延遲芯片或延遲開關實現信號的可編程延遲。?

所述高速與門電路5，由高速與門芯片組成或由高速比較器搭建與電路實現。?

所述微控制單元6，為可編程控制芯片組成，或由普通單片機實現。?

本發明所提供的可編程納秒級脈沖信號發生器，具有以下優點：?

該可編程納秒級脈沖信號發生器，采用普通單片機對頻率發生器、信號延遲芯片的控制實現對納秒級脈沖重復周期的連續調整及脈沖寬度控制，由于所采用的頻率發生器通常有非常穩定的頻率輸出，相比通過現場可編程門陣列（FPGA）等可編程芯片直接編程產生頻率及頻率的調整具有更高的穩定性。由于納秒級脈沖的等效頻率高達1GHz，如果通過FPGA等可編程芯片直接產生納秒級脈沖則對可編程芯片的端口輸出速率有很高的要求，通常能達到納秒級輸出的FPGA等可編程芯片成本較高。而本發明通過高速與電路實現最終的納秒級脈沖的輸出，可采用成本較低的高速與芯片或比較器來實現，而對頻率發生器及信號延遲器芯片的控制僅需普通的單片機即可實現。因此，本發明的脈沖信號發生器，具有使用較低的成本即可實現對納秒范圍內的脈沖信號的產生、信號重復頻率的調整、脈沖寬度的調整的優點。其，適用于大規模集成電路的測試、半導體器件性能檢測、地質探測以及雷達、電子對抗、通信系統等領域。

附圖說明

圖1為本發明的可編程納秒級脈沖信號發生器功能結構示意圖。?

【主要部件及符號說明】?

1：晶振源?

2：頻率發生器?

3：整形電路

4：信號延遲電路

5：高速與門電路

6：微控制單元（MCU）

7：脈沖信號輸出接口。

具體實施方式

下面結合附圖及本發明的實施例對本發明的脈沖信號發生器作進一步詳細的說明。?