[發(fā)明專利]半導(dǎo)體存儲器件及其測試電路和測試操作方法

有效

• 申請?zhí)枺?/td>: 201110454098.4
• 申請日: 2011-12-30
• 公開（公告）號: CN102543205A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計）人: 都昌鎬;金演佑
• 申請（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號: G11C29/08
• 分類號: G11C29/08
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導(dǎo)體存儲器件，包括：

多個存儲體，所述多個存儲體每個都包括多個第一存儲器單元和多個第二存儲器單元；

第一輸入/輸出單元，所述第一輸入/輸出單元被配置成在所述第一存儲器單元與多個第一數(shù)據(jù)焊盤之間傳送第一數(shù)據(jù)；

第二輸入/輸出單元，所述第二輸入/輸出單元被配置成在所述第二存儲器單元與多個第二數(shù)據(jù)焊盤之間傳送第二數(shù)據(jù)；

路徑選擇單元，所述路徑選擇單元被配置成在測試模式期間，傳送經(jīng)由所述第一數(shù)據(jù)焊盤輸入的所述第一數(shù)據(jù)至所述第一存儲器單元和所述第二存儲器單元；以及

測試模式控制單元，所述測試模式控制單元被配置成在所述測試模式期間，將所述第一存儲器單元的第一數(shù)據(jù)與所述第二存儲器單元的第一數(shù)據(jù)進行比較，基于比較結(jié)果來控制所述第一數(shù)據(jù)焊盤中的至少一個以表示故障狀態(tài)，其中，所述測試模式控制單元在讀取操作完成之后將所述第一數(shù)據(jù)焊盤中的所述一個控制為粘連狀態(tài)。

2.如權(quán)利要求1所述的半導(dǎo)體存儲器件，其中，所述測試模式控制單元包括：

故障檢測單元，所述故障檢測單元被配置成將所述第一存儲器單元的所述第一數(shù)據(jù)與所述第二存儲器單元的所述第一數(shù)據(jù)進行比較，以基于比較結(jié)果輸出故障檢測信號；

鎖存器單元，所述鎖存器單元被配置成響應(yīng)于在所述測試模式期間被激活的測試模式信號和在讀取命令輸入時被觸發(fā)的選通信號，來鎖存所述故障檢測信號和輸出故障鎖存信號；

測試信號發(fā)生單元，所述測試信號發(fā)生單元基于所述故障鎖存信號和所述測試模式信號來產(chǎn)生測試信號；以及

故障信號輸出單元，所述故障信號輸出單元被配置成響應(yīng)于所述測試信號和在經(jīng)由所述第一數(shù)據(jù)焊盤輸出數(shù)據(jù)之后被激活的測試輸出信號，來輸出故障信號。

3.如權(quán)利要求2所述的半導(dǎo)體存儲器件，還包括輸入/輸出驅(qū)動器，所述輸入/輸出驅(qū)動器被配置成響應(yīng)于所述故障信號來驅(qū)動所述第一數(shù)據(jù)焊盤以表示故障狀態(tài)。

4.如權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，所述故障檢測單元包括：

多個比較單元，所述多個比較單元被配置成將所述第一存儲器單元的所述第一數(shù)據(jù)與所述第二存儲器單元的所述第一數(shù)據(jù)進行比較；以及

求和單元，所述求和單元被配置成基于所述比較單元的輸出來輸出所述故障檢測信號。

5.如權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述比較單元每個都包括異或非門，所述異或非門每個都在相應(yīng)的第一數(shù)據(jù)彼此相等時激活其輸出信號。

6.如權(quán)利要求4所述的半導(dǎo)體存儲器件，其中，所述求和單元包括邏輯門，以對所述比較單元的輸出執(zhí)行“與”運算。

7.如權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，一旦所述故障檢測信號被去激活，所述鎖存器單元就輸出被粘連在特定邏輯電平的所述故障鎖存信號，而不管所述選通信號如何。

8.如權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，所述鎖存器單元包括：

延遲控制單元，所述延遲控制單元被配置成將所述選通信號延遲并輸出延遲的選通信號；

組合單元，所述組合單元被配置成基于所述延遲的選通信號和所述故障鎖存信號而輸出時鐘信號；以及

D觸發(fā)器，所述D觸發(fā)器被配置成通過與所述時鐘信號同步地鎖存所述故障檢測信號來輸出所述故障鎖存信號。

9.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述延遲控制單元具有與所述故障檢測單元產(chǎn)生所述故障檢測信號所花費的時間相對應(yīng)的延遲量，以便將所述延遲的選通信號與所述故障檢測信號同步。

10.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述延遲控制單元和所述D觸發(fā)器響應(yīng)于所述測試模式信號被使能。

11.如權(quán)利要求8所述的半導(dǎo)體存儲器件，其中，所述組合單元包括：

第一邏輯門，所述第一邏輯門被配置成對所述延遲的選通信號和所述故障鎖存信號執(zhí)行“或非”運算；以及

第二邏輯門，所述第二邏輯門被配置成將所述第一邏輯門的輸出反相以輸出所述時鐘信號。

12.如權(quán)利要求2所述的半導(dǎo)體存儲器件，其中，所述測試信號發(fā)生單元對所述故障鎖存信號和所述測試模式信號執(zhí)行“與”運算。