[發(fā)明專利]一種信號處理電路和信號處理器

有效

• 申請?zhí)枺?/td>: 201110449661.9
• 申請日: 2011-12-28
• 公開（公告）號: CN103187942A
• 公開（公告）日: 2013-07-03
• 發(fā)明（設(shè)計）人: 呂連國
• 申請（專利權(quán)）人: 炬力集成電路設(shè)計有限公司
• 主分類號: H03G3/30
• 分類號: H03G3/30
• 代理公司: 深圳中一專利商標事務(wù)所 44237
• 代理人: 張全文

1.一種信號處理電路，包括：

一第一NMOS管，所述第一NMOS管的柵極連接輸入信號，所述輸入信號包含直流電壓分量和小信號電壓分量，所述第一NMOS管的源極加一偏置電壓，所述第一NMOS管的漏極輸出一個與所述輸入信號的小信號電壓分量的平方成正比的電流信號；

一第二NMOS管，所述第二NMOS管的柵極輸入一個與所述輸入信號的直流電壓分量相等的電壓，所述第二NMOS管的漏極輸入一偏置電流，所述偏置電流在所述第二NMOS管的源極產(chǎn)生一個與所述第一NMOS管的源極所加偏置電壓相等的電壓，所述第二NMOS管的源極連接一阻抗通路；

一第一運算放大器，所述第一運算放大器的正向輸入端連接所述第二NMOS管的源極，所述第一運算放大器的輸出端與反向輸入端連接，所述第一運算放大器的輸出端生成所述第一NMOS管的源極所加的偏置電壓。

2.如權(quán)利要求1所述的信號處理電路，其特征在于，所述阻抗通路包括：

一第三NMOS管，所述第三NMOS管的漏極與所述第二NMOS管的源極連接，所述第三NMOS管的源極接地；

一第四NMOS管，所述第四NMOS管的柵極與所述第三NMOS管的柵極連接，所述第四NMOS管的柵極與該第四NMOS管的的漏極連接，所述第四NMOS管的源極接地。

3.如權(quán)利要求2所述的信號處理電路，其特征在于，還包括：

一第五NMOS管，所述第五NMOS管的源極與所述第四NMOS管的漏極連接，所述第五NMOS管的柵極與所述第二NMOS管的漏極連接，所述第五NMOS管的漏極與電源連接。

4.一種信號處理器，其特征在于，包括：

一信號處理電路，所述信號處理電路是權(quán)利要求1所述的信號處理電路，所述信號處理電路的第一NMOS管的柵極連接輸入信號，所述第一NMOS管的漏極輸出與所述輸入信號的小信號電壓分量的平方成正比的電流信號；

一濾波運算電路，所述濾波運算電路的輸入端與所述信號處理電路的第一NMOS管的漏極連接，用于計算所述電流信號的均值；

一第六NMOS管，所述第六NMOS管的源極連接所述第一運算放大器的輸出端，所述第六NMOS管的漏極與所述濾波運算電路的反饋端連接，所述第六NMOS管的柵極與所述濾波運算電路的輸出端連接，所述第六NMOS管的柵極是信號處理器的輸出端，輸出所述輸入信號的小信號電壓分量的方均根值。

5.如權(quán)利要求4所述的信號處理器，其特征在于，所述濾波運算電路包括：第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第一電阻，第二電阻，第三電阻，第四電阻，第一電容，第二電容，第二運算放大器，

所述第一PMOS管的源極與所述第二PMOS管的源極及電源連接，所述第一PMOS管的柵極和所述第二PMOS管的柵極連接并作為所述濾波運算電路輸入端，所述第一PMOS管的漏極分別與所述第一PMOS管的柵極和所述濾波運算電路的輸入連接；

所述第一電阻的一端與所述第二PMOS管的漏極連接，所述第一電阻的另一端分別與所述第一電容的一端和所述第二運算放大器的正向輸入端連接，所述第二電阻的一端與所述第二PMOS管的漏極連接，所述第二電阻的另一端分別與地端和所述第一電容的另一端連接；

所述第三PMOS管的源極與所述第四PMOS管的源極及電源連接，所述第三PMOS管的柵極和所述第四PMOS管的柵極連接并作為所述濾波運算電路的反饋端，所述第三PMOS管的漏極分別與所述第三PMOS管的柵極和所述濾波運算電路的反饋端連接；

所述第三電阻的一端與所述第四PMOS管的漏極連接，所述第三電阻的另一端分別與所述第二電容的一端和所述第二運算放大器的反向輸入端連接，所述第四電阻的一端與所述第四PMOS管的漏極連接，所述第四電阻的另一端分別與地端和所述第二電容的另一端連接；

所述第二運算放大器的輸出端是所述濾波運算電路的輸出端。