[發明專利]對處理器的高速緩存進行清除的方法以及該處理器

有效

• 申請號: 201110448085.6
• 申請日: 2011-12-28
• 公開（公告）號: CN103186474A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 盧彥儒;虞敬業;林振東;黃朝瑋
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本發明為有關一種高速緩存的清除方法，特別是關于一種對處理器的高速緩存清除指定區段的方法。

背景技術

高速緩存(cache)是指存取速度比一般隨機存取內存更快的一種內存，一般而言，它不像系統主存儲器(main?memory)那樣使用DRAM技術，而是使用昂貴但較快速的SRAM技術。參照圖1，由于處理器(CPU)10的執行速度遠比主存儲器12的讀取速度快，處理器10若要存取主存儲器12的數據，必須等待數個處理器頻率周期而造成處理效能的浪費，因此，處理器10在存取數據時，其核心102會先到高速緩存104中去尋找，當所需的數據因之前的操作已經被暫存于高速緩存104時，處理器10就不需要從主存儲器12讀取數據，而能直接從高速緩存104獲得所需數據，因而提升存取速度，獲得較佳效能。

CPU的高速緩存曾經是用在超級計算機上的一種高階技術，不過現今計算機上使用的微處理器都在芯片內部整合了大小不等的數據高速緩存和指令高速緩存，通稱為L1高速緩存(L1?Cache即Level?1?On-die?Cache，第一級片上高速緩存)；而比L1更大容量的L2高速緩存曾經被放在CPU外部，例如主機板或者CPU適配卡上，但是現在已經成為CPU內部的標準組件；更昂貴的頂級家用和工作站CPU甚至會配備比L2高速緩存還要大的第三級高速緩沖存儲器(level?3?On-die?Cache；L3高速緩存)。

提供高速緩存的目的是為了讓數據存取的速度適應CPU的處理速度，為了充分發揮高速緩存的作用，現今的高速緩存已不僅僅依靠暫存剛剛存取過的數據來提供高速緩存能力，還會配合硬件實作的指令預測與數據預取技術，盡可能把將要使用的數據預先從主存儲器取到高速緩存里，提升CPU自高速緩存中獲得所需數據的機率。由于高速緩存的容量有限，除了有效預存CPU所需數據之外，適時的清除儲存于高速緩存中的數據也是十分重要的。CPU會根據系統或軟件的需求，對高速緩存提供寫回(Writeback)或無效化(Invalidate)指令。參照圖1，當核心102對高速緩存104進行寫回操作時，原儲存于高速緩存104中的數據被寫回到主存儲器12；當執行無效化操作時，核心102將高速緩存104中的所有數據清除(clean)；通常，寫回指令會伴隨著無效化指令一起發出，以在數據寫回主存儲器12后清除整個高速緩存。然而，早期的高速緩存容量極小，只有幾KB，因此不需要考慮如何清楚部分區段，但現今的高速緩存已被擴充達數MB，如何對高速緩存的特定區段進行數據清除成了新的課題。

Hacking等人在美國專利第US?6978357號提出了一種解決方案，然而，該清除方式存在著幾個限制，第一，被選取的區段大小必須是2的倍數；第二，只能清除固定長度的區段。

發明內容

本發明的目的之一，在于提出一種選定高速緩存中區段的指令格式，據以對處理器的高速緩存選定區段并加以清除的方法。

本發明的目的之一，在于提出一種可執行選定高速緩存中區段的指令格式，據以對其高速緩存中選定區段進行清除的處理器。

根據本發明，一種對處理器的高速緩存進行清除的方法，包括：根據一要求產生一特定指令，該特定指令包含一操作指令、一第一欄位以及一第二欄位；根據該該第一欄位以及該第二欄位，取得一偏移值以及一起始地址；依據該起始地址以及該偏移值，自該高速緩存中選定一指定區段；以及清除儲存于該指定區段的數據。

根據本發明，一種處理器包括：一高速緩存，包括一高速緩存以及一高速緩存控制器；以及一處理器核心，根據一要求產生一特定指令，該特定指令包含一操作指令、一第一欄位以及一第二欄位，根據該第一欄位以及該第二欄位取得一偏移值以及一起始地址；其中，該處理器核心將該起始地址以及該偏移值傳送給該高速緩存控制器，該高速緩存控制器根據該起始地址以及偏移值，自該高速緩存中選定一指定區段，并清除儲存于該指定區段的數據。

本發明提出之指令格式使得被清除區段的起始地址及區段大小皆可調整。

附圖說明

圖1為現有技術中的處理器的架構的示意圖；

圖2為根據本發明提出的指令格式；

圖3為根據本發明一實施例的流程圖；以及

圖4為第三圖的實施例的處理器架構示意圖。

主要組件符號說明

具體實施方式