[發明專利]一種基于系統總線的系統芯片片內電源轉換控制電路

有效

• 申請號: 201110444107.1
• 申請日: 2011-12-27
• 公開（公告）號: CN102541132A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 徐申;孫大鷹;徐玉珉;孫偉鋒;陸生禮;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: G05F1/46
• 分類號: G05F1/46
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

1.?一種基于系統總線的系統芯片片內電源轉換控制電路，其特征在于，包括系統總線輸入電路(1)、電源轉換單元狀態控制電路(2)、電源轉換單元狀態讀取電路(3)和系統總線讀取電路(4)，

系統總線輸入電路(1)包括兩個3輸入端的與門(29)，其中一個與門的3輸入端接收輸入信號Psel、Pwrite和Penable，產生用于控制寫操作的wr_en信號輸出到電源轉換單元狀態控制電路(2)，另一個與門的3輸入端接收Penable、Pwrite的反向信號和Psel信號，產生用于控制讀操作的rd_en信號輸出到系統總線讀取電路(4)；

電源轉換單元狀態控制電路(2)包括DVS_W數據寫入電路及至少2塊T_W數據寫入電路，所述的DVS_W數據寫入電路由傳輸路徑數據選擇器(11)、寫控制數據選擇器(12)和數據鎖存寄存器(13)組成，傳輸路徑數據選擇器(11)的一個輸出端與寫控制數據選擇器(12)的一個輸入端連接，寫控制數據選擇器(12)的輸出端與數據鎖存寄存器(13)的數據輸入端連接，數據鎖存寄存器(13)的數據輸出端與寫控制數據選擇器(12)的另一個輸入端及傳輸路徑數據選擇器(11)的一個輸入端連接，傳輸路徑數據選擇器(11)的另一個輸入端與寫數據信號Pwdata連接，選擇端與系統寫地址Paddress總線連接，寫控制數據選擇器(12)的選擇端與寫使能wr_en信號連接，數據鎖存寄存器(13)的時鐘輸入端與全局時鐘Pclk信號端連接，數據鎖存寄存器(13)的復位輸入端與全局復位Presetn信號端連接，其輸出端口輸出控制信號DVS_W[5:0]控制外部電源轉換單元的運行狀態，所述的T_W數據寫入電路由傳輸路徑數據選擇器(14)、寫控制數據選擇器(15)和數據鎖存寄存器(16)組成，傳輸路徑數據選擇器(14)的一個輸出端與寫控制數據選擇器(15)的一個輸入端連接，寫控制數據選擇器(15)的輸出端與數據鎖存寄存器(16)的數據輸入端連接，數據鎖存寄存器(16)的數據輸出端與寫控制數據選擇器(15)的另一個輸入端及傳輸路徑數據選擇器(14)的一個輸入端連接，傳輸路徑數據選擇器(14)的另一個輸入端與寫數據信號Pwdata連接，各數據寫入電路中的傳輸路徑數據選擇器(14)的選擇端連接并與系統寫地址Paddress總線連接，寫控制數據選擇器(15)的選擇端連接并與寫使能wr_en信號連接，數據鎖存寄存器(16)的時鐘輸入端連接并與全局時鐘Pclk信號端連接，數據鎖存寄存器(16)的復位輸入端連接并與全局復位Presetn信號端連接，其輸出端口輸出控制信號T_W[7:0]?控制外部電源轉換單元的運行狀態；

電源轉換單元狀態讀取電路(3)包括DVS_R數據鎖存電路(5)、PG_R數據鎖存電路(6)及至少1塊T_R數據鎖存電路，所述的DVS_R數據鎖存電路(5)包括第一數據鎖存寄存器和第二數據鎖存寄存器，第一數據鎖存寄存器的數據輸出端和第二數據鎖存寄存器的數據輸入端連接，第一級數據鎖存器的輸入端用于輸入外部電源轉換單元的運行狀態參數信號DVS_R[5:0]，PG_R數據鎖存電路(6)?包括第三數據鎖存寄存器和第四數據鎖存寄存器，第三數據鎖存寄存器的數據輸出端和第四數據鎖存寄存器的數據輸入端連接，第三級數據鎖存器的輸入端用于輸入外部電源轉換單元的運行狀態參數信號PG_R[3:0]，T_R數據鎖存電路包括第五數據鎖存寄存器和第六數據鎖存寄存器，第五數據鎖存寄存器的數據輸出端和第六數據鎖存寄存器的數據輸入端連接，第五級數據鎖存器的輸入端用于輸入外部電源轉換單元的運行狀態參數信號T_R[7:0]，DVS_R數據鎖存電路(5)中的復位輸入端、PG_R數據鎖存電路(6)?中的復位輸入端及各T_R數據鎖存電路中的復位輸入端連接并與全局復位Presetn信號端連接，DVS_R數據鎖存電路(5)中的時鐘輸入端、PG_R數據鎖存電路(6)?中的時鐘輸入端及各T_R數據鎖存電路中的時鐘輸入端連接并與全局時鐘Pclk信號端連接；

系統總線讀取電路(4)包括傳輸路徑數據選擇器(26)、數據選擇器(27)和數據鎖存寄存器(28)，傳輸路徑數據選擇器(26)的選擇端與系統寫地址Paddress總線連接，傳輸路徑數據選擇器(26)的0通道的數據輸入端與電源轉換單元狀態讀取電路(3)的DVS_R數據鎖存電路(5)的用于輸出信號Syn_DVS_R_out[5:0]的輸出端連接，傳輸路徑數據選擇器(26)的1通道的數據輸入端與電源轉換單元狀態讀取電路(3)的PG_R數據鎖存電路(6)的用于輸出信號Syn_PG_R_out[3:0]的輸出端連接，傳輸路徑數據選擇器(26)的2通道及其余通道的數據輸入端分別與電源轉換單元狀態讀取電路(3)的T_R數據鎖存電路的用于輸出信號Syn_T_R_out[7:0]?的輸出端連接，傳輸路徑數據選擇器(26)的輸出端與數據選擇器(27)的輸入端連接，數據選擇器(27)的另一輸入端置0，其選擇端用于輸入讀使能rd_en信號，數據選擇器(27)的輸出端與數據鎖存寄存器(28)的數據輸入端連接，數據鎖存寄存器(28)的時鐘輸入端與全局時鐘Pclk信號端連接，數據鎖存寄存器(28)的復位輸入端與全局復位Presetn信號端連接，數據鎖存寄存器(28)的輸出端輸出數據為給系統總線讀取的數據。