[發(fā)明專利]數(shù)模轉(zhuǎn)換器

有效

• 申請(qǐng)?zhí)枺?/td>: 201110444075.5
• 申請(qǐng)日: 2011-12-27
• 公開（公告）號(hào): CN102545905A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 郭書苞;陳君;雷工;劉永平
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H03M1/66
• 分類號(hào): H03M1/66
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 劉芳

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及電子技術(shù)領(lǐng)域，尤其涉及一種數(shù)模轉(zhuǎn)換器。

背景技術(shù)

數(shù)模轉(zhuǎn)換器(Digital-to-Analog?Converter，簡(jiǎn)稱DAC)將數(shù)字信號(hào)轉(zhuǎn)變?yōu)榭梢匀藶楦杏X的模擬信號(hào)，通常是將數(shù)字碼通過權(quán)重加和轉(zhuǎn)變?yōu)橄鄳?yīng)的電壓信號(hào)。DAC可以應(yīng)用于視頻、圖象處理及無線領(lǐng)域的應(yīng)用中，但并不局限于此。在以上應(yīng)用中往往需要具有高速高精度DAC，提高速度和分辨率往往需要增加設(shè)計(jì)成本和功耗。因此，從系統(tǒng)及方法層面來提高DAC的性能變得尤為重要。

圖1是一個(gè)典型的過采樣SIGMA-DELTA?DAC的示意圖。如圖1所示，SIGMA-DELTA調(diào)制器102將M位輸入信號(hào)150通過調(diào)制轉(zhuǎn)變?yōu)镹位調(diào)制信號(hào)，M＞N，然后通過譯碼器104轉(zhuǎn)變?yōu)?^N位溫度計(jì)碼，再通過擾頻器106對(duì)溫度計(jì)碼動(dòng)態(tài)匹配，最后DAC電路108將動(dòng)態(tài)匹配后的代碼轉(zhuǎn)變?yōu)槟M信號(hào)152。當(dāng)調(diào)制器102中量化器的量化位數(shù)從N位增加到N+1位時(shí)，譯碼器104的輸出線從2^N根增加到2^(N+1)根，擾頻器106中的動(dòng)態(tài)算法單元和DAC電路108中的DAC單元也要增加一倍。舉例來說，當(dāng)N從6增加到7時(shí)，譯碼器104的輸出線從64增加到128，動(dòng)態(tài)算法單元和DAC單元也要從64個(gè)增加到128個(gè)。

現(xiàn)有技術(shù)中存在這樣一種DAC，結(jié)構(gòu)上相當(dāng)于一個(gè)級(jí)聯(lián)調(diào)制器，后一級(jí)的輸入為前一級(jí)輸出的量化噪聲，最終通過模擬部分加和抵消了第一級(jí)量化噪聲，最終只留下了高階調(diào)制的量化噪聲。在這種結(jié)構(gòu)中，信號(hào)只存在于第一級(jí)調(diào)制器中，后級(jí)調(diào)制器只含噪聲，可以通過提高調(diào)制器的階數(shù)，將帶內(nèi)噪聲移到帶外，因此帶外噪聲較高。如果要從整體降低帶內(nèi)帶外噪聲，在調(diào)制器中采用量化位數(shù)更多的量化器是主要途徑。

但是，量化器的量化位數(shù)增加會(huì)帶來電流源的靜態(tài)不匹配誤差，開關(guān)的非理想特性等非理想因素，這些因素會(huì)導(dǎo)致諧波的產(chǎn)生，惡化輸出信號(hào)質(zhì)量。另外，量化器的量化位數(shù)增加也需要相應(yīng)地增加動(dòng)態(tài)算法單元和DAC單元的個(gè)數(shù)，導(dǎo)致功耗和DAC整體面積的增加。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種數(shù)模轉(zhuǎn)換器，用以在降低帶內(nèi)帶外噪聲的同時(shí)避免量化器的量化位數(shù)增加導(dǎo)致功耗和DAC整體面積增加的問題。

本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換器，包括：

主調(diào)制器，用于將輸入的M位數(shù)字信號(hào)調(diào)制為N位數(shù)字信號(hào)，M、N為正整數(shù)，M＞N；

輔調(diào)制器，與所述主調(diào)制器連接，用于將所述N位數(shù)字信號(hào)調(diào)制為B位數(shù)字信號(hào)，B為正整數(shù)，B＜N；

延遲單元，與所述主調(diào)制器連接，用于對(duì)所述N位數(shù)字信號(hào)進(jìn)行延遲處理；

減法器，分別與所述延遲單元和輔調(diào)制器連接，用于將延遲后的N位數(shù)字信號(hào)減去所述輔調(diào)制器輸出的B位數(shù)字信號(hào)，得到(N-B+1)位量化噪聲信號(hào)；

第一處理模塊，用于對(duì)所述輔調(diào)制器輸出的B位數(shù)字信號(hào)依次進(jìn)行譯碼、動(dòng)態(tài)匹配和數(shù)模轉(zhuǎn)換，得到第一模擬信號(hào)；

第二處理模塊，用于對(duì)所述減法器輸出的(N-B+1)位量化噪聲信號(hào)依次進(jìn)行譯碼、動(dòng)態(tài)匹配和數(shù)模轉(zhuǎn)換，得到模擬噪聲信號(hào)；

加法器，分別與所述第一處理模塊和第二處理模塊連接，用于將所述第一模擬信號(hào)與模擬噪聲信號(hào)相加，得到第二模擬信號(hào)并輸出。

本發(fā)明實(shí)施例采用了在主調(diào)制器之后級(jí)聯(lián)一個(gè)量化位數(shù)少的輔調(diào)制器的技術(shù)手段，避免了主調(diào)制器量化位數(shù)多導(dǎo)致的功耗和DAC整體面積增加的問題，降低了電流源的靜態(tài)不匹配誤差、開關(guān)的非理想特性等非理想因素；并且采用了第二處理模塊對(duì)主調(diào)制器和輔調(diào)制器輸出信號(hào)相減得到的量化噪聲信號(hào)進(jìn)行處理得到噪聲模擬信號(hào)，將噪聲模擬信號(hào)與第一處理模塊對(duì)輔調(diào)制器的輸出進(jìn)行處理得到的第一模擬信號(hào)相加，得到第二模擬信號(hào)的技術(shù)手段，可以降低帶內(nèi)帶外噪聲，獲得較低的總諧波失真。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a為本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖；

圖1b為圖1a所示實(shí)施例中第一處理模塊的一種結(jié)構(gòu)示意圖；

圖1c為圖1a所示實(shí)施例中第二處理模塊的一種結(jié)構(gòu)示意圖；

圖2為圖1b所示實(shí)施例中第一數(shù)模轉(zhuǎn)換電路的電路示意圖；

圖3為圖1c所示實(shí)施例中第二數(shù)模轉(zhuǎn)換電路的電路示意圖；