[發明專利]半導體存儲器件的刷新控制電路和方法

有效

• 申請號: 201110443611.X
• 申請日: 2011-12-27
• 公開（公告）號: CN102655022A
• 公開（公告）日: 2012-09-05
• 發明（設計）人: 沈榮輔
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體存儲器件的刷新控制電路，包括：

刷新控制器，所述刷新控制器被配置成響應于指示刷新模式的開始的刷新模式進入信號和具有刷新模式信息的模式確定信號，來控制刷新信號在一個刷新周期期間被使能的次數；

刷新計數器，所述刷新計數器被配置成通過響應于在激活模式下被使能的激活信號對所述刷新信號進行計數，來輸出用于刷新操作的行地址；以及

行地址譯碼器，所述行地址譯碼器被配置成將所述行地址譯碼以產生用于對單元陣列內的字線進行順序訪問的行地址選擇信號。

2.如權利要求1所述的刷新控制電路，其中，所述刷新控制器包括：

刷新操作控制單元，所述刷新操作控制單元被配置成在所述刷新模式進入信號被使能時基于所述模式確定信號來判斷是否將雙刷新信號使能；

刷新終止感測單元，所述刷新終止感測單元被配置成當所述刷新信號被使能時，對存儲體地址進行計數并輸出在刷新操作完成時的時刻被使能的空閑信號；以及

刷新信號發生單元，所述刷新信號發生單元被配置成當所述刷新模式進入信號和所述雙刷新信號中的至少一個被使能時將所述刷新信號使能，而響應于所述空閑信號將所述刷新信號禁止。

3.如權利要求2所述的刷新控制電路，其中，所述刷新信號發生單元包括：

邏輯門，所述邏輯門被配置成對所述刷新模式進入信號和所述雙刷新信號執行“或非”運算；

RS鎖存器，所述RS鎖存器基于所述邏輯門的輸出而被設定，而響應于所述空閑信號而被復位；以及

緩沖器，所述緩沖器被配置成將所述RS鎖存器的輸出緩沖，并輸出緩沖了的輸出作為所述刷新信號。

4.如權利要求2所述的刷新控制電路，其中，當所述刷新信號被使能時，所述刷新信號發生單元輸出以預定的延遲時間被順序使能以將對應的存儲體使能的激活脈沖信號。

5.如權利要求4所述的刷新控制電路，其中，所述刷新終止感測單元包括：

存儲體地址信號發生部件，所述存儲體地址信號發生部件被配置成當所述激活信號被使能時，響應于所述激活脈沖信號的使能而將所述存儲體地址使能，而響應于所述預充電脈沖信號的使能而將存儲體地址禁止；以及

空閑信號發生部件，所述空閑信號發生部件被配置成當所述刷新信號被使能時，通過感測所述存儲體地址中最后的地址信號從使能變為禁止的時刻來輸出所述空閑信號。

6.如權利要求2所述的刷新控制電路，其中，所述刷新操作控制單元包括：

刷新使能持續時間發生部件，所述刷新使能持續時間發生部件被配置成當所述刷新模式進入信號被使能時，響應于所述模式確定信號將刷新使能持續時間信號使能，而響應于所述雙刷新信號將所述刷新使能持續時間信號禁止；以及

雙刷新信號發生部件，所述雙刷新信號發生部件被配置成基于所述刷新使能持續時間信號和所述刷新信號來將所述雙刷新信號使能并輸出。

7.如權利要求6所述的刷新控制電路，其中，所述刷新使能持續時間發生部件包括：

邏輯門，所述邏輯門被配置成對所述模式確定信號和所述刷新模式進入信號執行“與非”運算；

RS鎖存器，所述RS鎖存器基于所述邏輯門的輸出而被設置，而響應于所述雙刷新信號而被復位；以及

緩沖器，所述緩沖器被配置成將所述RS鎖存器的輸出緩沖，并輸出緩沖了的輸出作為所述刷新使能持續時間信號。

8.如權利要求6所述的刷新控制電路，其中，所述雙刷新信號發生部件包括：

第一邏輯門，所述第一邏輯門被配置成對所述刷新使能持續時間信號和所述刷新信號執行“與非”運算；

第一脈沖發生器，所述第一脈沖發生器被配置成確定所述雙刷新信號響應于所述邏輯門的輸出而被使能的時刻；以及

第二脈沖發生器，所述第二脈沖發生器被配置成確定所述使能的雙刷新信號響應于所述第一脈沖發生器的輸出而被使能的時刻。

9.如權利要求8所述的刷新控制電路，其中，所述第一脈沖發生器和所述第二脈沖發生器每個都包括：

延遲器，所述延遲器被配置成將輸入的信號延遲預定的時間；以及

第二邏輯門，所述第二邏輯門被配置成對所述延遲器的輸入/輸出執行“與”運算。