[發明專利]一種有限脈沖響應濾波器

有效

• 申請號: 201110442668.8
• 申請日: 2011-12-27
• 公開（公告）號: CN102510273A
• 公開（公告）日: 2012-06-20
• 發明（設計）人: 王東琳;尹磊祖;謝少林;汪濤;張志偉
• 申請（專利權）人: 中國科學院自動化研究所
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

1.一種有限脈沖響應FIR濾波器，其特征在于，包括：

濾波系數提供模塊，用于預存K個濾波系數；在第n個運算周期，接收到讀使能信號后，提供1個濾波系數H(i)；

待濾波數據提供模塊，用于預存N_X個待濾波數據；在第n個運算周期，接收到讀使能信號后，提供1個待濾波數據組，該待濾波數據組包括BS個待濾波數據：X(nBS-i)，X(nBS-i+1)，……，X[(n+1)BS-i-1]，當待濾波數據的向量索引小于0時，該待濾波數據以0代替；

乘法器，包括并行的BS個乘法單元；每一個乘法單元均與所述濾波系數提供模塊和所述待濾波數據提供模塊相連接，用于實現所述待濾波數據組中對應的1個待濾波數據與所述濾波系數H(i)的乘積運算；

累加器，其控制端與比較器相連接，包括并行的BS個累加單元；每一累加單元與對應的乘法單元和累加寄存器中寄存單元相連接，用于實現所述乘法單元的當前乘積結果與所述寄存單元的中間數據的累加運算；所述累加器還用于：當接收到所述比較器的輸出有效信號時，將BS個累加結果作為第n組濾波結果輸出；否則，將所述BS個累加結果作為中間數據分別輸出至累加寄存器中對應的寄存單元；

所述累加寄存器，包括BS個寄存單元；每一寄存單元的輸入端和輸出端分別與相應累加單元的輸出端和輸入端相連接，用于存放所述累加運算的中間數據；

所述比較器，用于進行運算序號與濾波系數個數K的比較運算，當運算序號＝K-1時，向所述累加器發送輸出有效信號，隨后執行第n+1個運算周期，所述運算序號為在第n個運算周期中，已經完成的乘積運算或累加運算的次數。

2.根據權利要求1所述的FIR濾波器，其特征在于，所述n依次取0、1、2、3，……，ceil(N_x/BS)-1，ceil為向鄰近較大整數取值的符號。

3.根據權利要求2所述的FIR濾波器，其特征在于，所述i依次取K-1、K-2、……、1、0。

4.根據權利要求3所述的FIR濾波器，其特征在于，在每個運算周期中，所述運算序號從0開始，每次運算增加1，

所述乘法器和累加器的其中之一，還用于向所述比較器提供所述運算序號；和/或

所述比較器、乘法器和累加器的其中之一，還用于當運算序號＜K-1時，向所述濾波系數提供模塊和所述待濾波數據提供模塊發送讀使能信號。

5.根據權利要求4所述的FIR濾波器，其特征在于，所述濾波系數提供模塊包括：

第二存儲器，用于存儲所述K個濾波系數；

第二緩存器實體，包含K’個存儲單元，K’≥K；

第二初始化邏輯單元，與所述第二存儲器和第二緩存器實體相連接，用于將所述K個濾波系數，H[K-1]、H[K-2]、……，H[1]及H[0]從所述第二存儲器自前至后依次緩存入所述第二緩存器實體的前K個存儲單元；

第二讀邏輯單元，用于收到讀使能信號后，以K為周期，按自前至后的順序依次讀取所述第二緩存器實體存儲單元中的一個濾波系數，并將該濾波系數發送至所述乘法器。

6.根據權利要求5所述的FIR濾波器，其特征在于，所述K’＝2BS+1。