[發(fā)明專(zhuān)利]基于斬波技術(shù)的傳感器陣列讀出電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201110440180.1
• 申請(qǐng)日: 2011-12-23
• 公開(kāi)（公告）號(hào): CN102495351A
• 公開(kāi)（公告）日: 2012-06-13
• 發(fā)明（設(shè)計(jì)）人: 黃卓磊;王瑋冰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 江蘇物聯(lián)網(wǎng)研究發(fā)展中心
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 無(wú)錫市大為專(zhuān)利商標(biāo)事務(wù)所 32104
• 代理人: 殷紅梅

1.?一種基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：包括全差分輸入級(jí)（1），所述全差分輸入級(jí)（1）的輸入端與信號(hào)調(diào)制開(kāi)關(guān)（4），全差分輸入級(jí)（1）的輸出端通過(guò)信號(hào)解調(diào)開(kāi)關(guān)（5）與差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）相連，所述差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）通過(guò)第一補(bǔ)償電容（C1）與輸出緩沖級(jí)（3）的輸出端相連，且差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）的輸出端與輸出緩沖級(jí)（3）的反相端相連，差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）的同相端通過(guò)第二補(bǔ)償電容（C2）與輸出緩沖級(jí)（3）的輸出端相連；差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）的反相端通過(guò)第三補(bǔ)償電容（C3）接地，輸出緩沖級(jí)（3）的同相端接地。

2.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述全差分輸入級(jí)（1）采用全差分共源共柵及共模反饋的運(yùn)算放大器，所述全差分輸入級(jí)（1）將信號(hào)調(diào)制開(kāi)關(guān)（4）調(diào)制成的高頻信號(hào)進(jìn)行高增益放大及噪聲隔離后通過(guò)信號(hào)解調(diào)開(kāi)關(guān)（5）輸入值差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）。

3.根據(jù)權(quán)利要求或2所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述全差分輸入級(jí)（1）的增益不小于100dB。

4.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述輸出緩沖級(jí)（3）采用AB類(lèi)運(yùn)算放大器。

5.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述信號(hào)調(diào)制開(kāi)關(guān)（4）包括兩組由第一CMOS開(kāi)關(guān)（phase1）和第二CMOS開(kāi)關(guān)（phase2）構(gòu)成的調(diào)制開(kāi)關(guān)，所述兩組調(diào)制開(kāi)關(guān)分別與全差分輸入級(jí)（1）的輸入端對(duì)應(yīng)連接；每組調(diào)制開(kāi)關(guān)內(nèi)對(duì)應(yīng)的第一CMOS開(kāi)關(guān)（phase1）與第二CMOS開(kāi)關(guān)（phase2）分別由正相和反相時(shí)鐘控制。

6.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述信號(hào)解調(diào)開(kāi)關(guān)（5）包括兩組由第三CMOS開(kāi)關(guān)（phase3）和第四CMOS開(kāi)關(guān)（phase4）構(gòu)成的解調(diào)開(kāi)關(guān)，所述兩組解調(diào)開(kāi)關(guān)分別與差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）的輸入端對(duì)應(yīng)連接，每組解調(diào)開(kāi)關(guān)內(nèi)對(duì)應(yīng)的第三CMOS開(kāi)關(guān)（phase3）與第四CMOS開(kāi)關(guān)（phase4）分別由正相和反相時(shí)鐘控制。

7.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）采用差分輸入單端輸出并采用電流鏡負(fù)載的運(yùn)算放大器。

8.根據(jù)權(quán)利要求5所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述第一CMOS開(kāi)關(guān)（phase1）和第二CMOS開(kāi)關(guān)（phase2）采用最小工藝尺寸制造的CMOS開(kāi)關(guān)。

9.根據(jù)權(quán)利要求6所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述第三CMOS開(kāi)關(guān)（phase3）和第四CMOS開(kāi)關(guān)（phase4）采用最小工藝尺寸制造的CMOS開(kāi)關(guān)。

10.根據(jù)權(quán)利要求1所述的基于斬波技術(shù)的傳感器陣列讀出電路，其特征是：所述輸出緩沖級(jí)（3）將差分至單端信號(hào)轉(zhuǎn)換級(jí)（2）輸出的功率傳輸給讀出電路的電阻或電容負(fù)載。