[發明專利]具有非捕捉型開關晶體管的存儲器裝置及其制造方法

有效

• 申請號: 201110437751.6
• 申請日: 2011-12-23
• 公開（公告）號: CN103178064A
• 公開（公告）日: 2013-06-26
• 發明（設計）人: 陳士弘;呂函庭;施彥豪
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

1.一種存儲器裝置，包括：

一三維存儲單元陣列，包含多個介電電荷捕捉結構，該三維存儲單元陣列包含由存儲單元排列而成的多個與非門串列(NAND?strings)所構成的多個疊層；以及

多個開關晶體管，被耦接至該多個與非門串列，該多個開關晶體管包含多個柵極介電結構，其中該多個柵極介電結構不同于該多個介電電荷捕捉結構。

2.根據權利要求1所述的存儲器裝置，其中該多個開關晶體管包含多個串行選擇晶體管及多個接地選擇晶體管，該多個串行選擇晶體管設置于該多個與非門串列的一端，該多個接地選擇晶體管耦接至該多個與非門串列的另一端。

3.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構包括一隧穿層、一電荷捕捉層及一阻擋層，且該多個柵極介電結構包含該隧穿層與部分或全部的該電荷捕捉層，但不包含該阻擋層。

4.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構包括一隧穿層、一電荷捕捉層及一阻擋層，且該多個柵極介電結構包含該隧穿層與含有完全或部分氧化的該電荷捕捉層的一層，但不包含該阻擋層。

5.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構包括一隧穿層、一電荷捕捉層及一阻擋層，且該多個柵極介電結構包含該隧穿層，但不包含該電荷捕捉層與該阻擋層。

6.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構包括一隧穿層、一電荷捕捉層及一阻擋層，且該多個柵極介電結構包含于該隧穿層存在的情況下進行氧化所得的一氧化層，但不包含該電荷捕捉層與該阻擋層，如此氧化層超過開關晶體管的隧道的初始電平處的厚度d2與氧化層低于該初始電平處的厚度d1的厚度比d2/d1大于55/45。

7.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構包括一隧穿層、一電荷捕捉層及一阻擋層，且該多個柵極介電結構包含由硅氧化物或氮氧化硅組成的一層。

8.根據權利要求1所述的存儲器裝置，其中該多個介電電荷捕捉結構于相對應的半導體長條與字線間具有一第一厚度，且該多個柵極介電結構于相對應的半導體長條與選擇線間具有一第二厚度，該第二厚度小于該第一厚度。

9.根據權利要求1所述的存儲器裝置，其中該多個開關晶體管包括多個環繞型柵極晶體管。

10.根據權利要求1所述的存儲器裝置，其中該多個柵極介電結構的材料環繞位于該多個疊層中的多個半導體長條；且其中至少有一選擇線填充于位在該多個疊層中的該多個半導體長條間。

11.一種存儲器裝置，包括：

多個疊層，是由半導體長條構成，該多個疊層為脊形(ridge-shaped)，且包含被絕緣材料分隔于多層中不同層的至少二個半導體長條，該多個疊層具有一第一端與一第二端；

多條字線，位于該多個疊層之上且與該多個疊層正交排列，以使該多個疊層表面與該多個字線表面的交點處形成多個接口區域，該多個接口區域建立一三維陣列；

多個介電電荷捕捉結構，包含位于該多個接口區域的多個介電層，該多個介電電荷捕捉結構建立一三維存儲單元陣列，通過該多個半導體長條及該多個字線可存取該三維存儲單元陣列；

多個源極側偏壓結構與多個漏極側偏壓結構，包含鄰接該多個疊層而配置的多個半導體；

至少一選擇線，位于該多個疊層之上與該多個疊層正交排列，該選擇線是配置于該多個字線間或該多個字線與該第一端或該第二端其中一者間，且多個柵極介電結構配置于該選擇線與位于該多個疊層中的該多個半導體長條間，以使多個開關晶體管建立于該多個源極側偏壓結構的半導體或漏極側偏壓結構的半導體中任一者以及該多個半導體長條間；

其中該多個柵極介電結構不同于該多個介電電荷捕捉結構。

12.根據權利要求11所述的存儲器裝置，其中該至少一選擇線包含位于該第一端的第一選擇線以及位于該第二端的第二選擇線，且該多個柵極介電結構被配置于該第一選擇線、該第二選擇線與位于該多個疊層中的該多個半導體長條間，以使多個開關晶體管建立于該多個源極側偏壓結構的半導體與該多個半導體長條間，或該多個漏極側偏壓結構的半導體與該多個半導體長條間。