[發明專利]一次可編程存儲器以及制造方法有效
| 申請號: | 201110436602.8 | 申請日: | 2011-12-22 |
| 公開(公告)號: | CN102522408A | 公開(公告)日: | 2012-06-27 |
| 發明(設計)人: | 令海陽;吳小利 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | H01L27/115 | 分類號: | H01L27/115;H01L21/8247 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 上海市浦東新*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一次 可編程 存儲器 以及 制造 方法 | ||
技術領域
本發明涉及半導體技術領域,尤其涉及一種一次可編程存儲器以及制造方法。
背景技術
一次可編程存儲器(One?Time?Programable,OTP)是常見的存儲器之一,在所述OTP中寫入信息后,所述信息將不可再次更改。由于OTP的制造工藝較為簡單、成本較低,同時OTP還具有一定的靈活性,因此OTP的應用較為廣泛。
基于OTP結構的不同,所述OTP分為耦合電容型,串聯晶體管型,電介質擊穿型等類型。
參考圖1,示出了現有技術OTP一實施例的結構示意圖。所述OTP以串聯晶體管型OTP為例,所述OTP包括多個存儲單元,每個存儲單元均包括兩個串聯的NMOS管,其中一個NMOS管為控制MOS管1,另一個NMOS管為讀取MOS管2,所述控制MOS管1包括控制柵極10,其上會加載編程電壓;所述讀取MOS管2的柵極為一浮柵(floating?gate)11,所述控制MOS管1上的編程電壓會耦合到所述浮柵11上,之后向所述浮柵11進行電荷注入,基于熱載流子注入效應(Hot?Carrier?Injection,HCI),所述讀取MOS管2上的閾值電壓(Vt)會發生明顯的變化,以達到改變讀取MOS管2的開啟和關斷狀態的目的,從而用于實現“1”、“0”的存儲。
如圖1所示的OTP的結構示意圖中,相鄰存儲單元的浮柵11之間還設置有一插塞12,所述插塞12與讀取NMOS管12的摻雜區(圖未示)相連,用于讀取浮柵11上的閾值電壓,所述插塞12從浮柵11讀取其閾值電壓時,插塞12上會加載電壓。然而所述插塞12與浮柵11之間的距離d越來越小,所述距離d的減小會導致所述浮柵11中電荷通過所述插塞12流失,從而影響浮柵11的閾值電壓,進而造成OTP的數據保持力(Data?Retention)的下降。
而數據保持力是OTP的最重要的功能性參數之一,如何提高OTP的數據保持力成為本領域技術人員亟待解決的問題之一。
更多的有關于OTP的技術方案可以參考公開號為CN101441889A的中國專利申請,但是,所述專利申請并未解決上述問題。
發明內容
本發明解決的問題是提供一種數據保持力較高的一次可編程存儲器以及制造方法。
為了解決上述問題,本發明提供一種一次可編程存儲器,所述一次可編程存儲器包括多個存儲單元,所述存儲單元包括串聯的控制MOS管和讀取MOS管,所述讀取MOS管包括浮柵,所述浮柵為上大下小的倒梯形結構。
可選地,相鄰存儲單元的讀取MOS管之間還包括一插塞結構,所述插塞結構與所述相鄰存儲單元的讀取MOS管的摻雜區均相連。
可選地,所述相鄰存儲單元的讀取MOS管共用所述摻雜區。
可選地,所述讀取MOS管為N型MOS管。
可選地,所述浮柵的上表面的水平寬度在0.56~0.66微米的范圍內。
可選地,所述浮柵的下表面的水平寬度在0.45~0.55微米的范圍內。
可選地,所述讀取MOS管的浮柵上表面與控制MOS管的柵極上表面的面積比為1∶1。
可選地,所述浮柵的厚度在0.18~0.22微米的范圍內。
可選地,所述浮柵的上表面與插塞之間的間距位于0.1~0.14微米的范圍內,所述浮柵的下表面與插塞之間的間距位于0.2~0.24微米的范圍內。
相應地,本發明還提供一種一次可編程存儲器的制造方法,所述一次可編程存儲器包括多個存儲單元,所述存儲單元包括串聯的控制MOS管和讀取MOS管,制造所述讀取MOS管的步驟包括:提供襯底;在襯底上依次形成介質層、柵極層;通過帶底切的蝕刻圖形化所述柵極層,形成上大下小的倒梯形的柵極;通過蝕刻圖形化所述介質層,形成柵極介質層;以所述柵極和柵極介質層為掩模對所述襯底進行摻雜,形成摻雜區;形成包圍所述柵極和所述柵極介質層的側墻,所述側墻、柵極以及柵極質層構成柵極結構。
可選地,相鄰存儲單元的讀取MOS管共用一摻雜區,所述制造方法在形成摻雜區之后,還包括:在所述柵極結構、柵極結構露出的襯底上沉積介質材料,形成層間介質層;圖形化所述層間介質層,在相鄰的讀取MOS管的柵極結構之間形成露出所述襯底的凹槽;向所述凹槽中填充金屬材料,形成插塞。
可選地,所述金屬材料為鎢。
可選地,所述層間介質層的材料為氧化硅。
可選地,所述摻雜的步驟為輕摻雜。
可選地,所述柵極的材料為多晶硅。
與現有技術相比,本發明具有以下優點:
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110436602.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





