[發明專利]基于FPGA的IMA-ADPCM編解碼IP核的設計實現

無效

• 申請號: 201110435168.1
• 申請日: 2011-12-22
• 公開（公告）號: CN102737140A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 楊軍;王小軍;趙嘎;舒平平;張偉平;董寅;陳成;張凱;杜琛
• 申請（專利權）人: 云南大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的IMA-ADPCM編解碼IP核的設計實現，以IMA-ADPCM算法為基礎，用Verilog硬件描述語言在Quartus?II開發平臺上進行編程實現，以ALTERA公司的DE2和DE0為硬件平臺，設計了一個基于FPGA的可靈活配置的IMA-ADPCM編解碼IP核，其基本特征為：在FPGA平臺上開發實現了包括輸入控制模塊，編碼模塊，解碼模塊和輸出控制模塊共四個模塊，再加上相關的外圍電路能對16位采樣PCM碼和4位IMA-ADPCM碼在100MHz的頻率下進行穩定的處理。

2.根據權利要求1所述的一種基于FPGA的IMA-ADPCM編解碼IP核的設計與實現，其特征是：由于FPGA本身的并行特征，以及此IP核內部編解模塊是分開的，因此可以并行進行編解碼處理，相關的控制及信號調整由輸入輸出兩個模塊進行控制。

3.根據權利要求1所述的一種基于FPGA的IMA-ADPCM編解碼IP核的設計與實現，其特征是：此IP核能夠在ModelSim專業仿真軟件上進行正確的仿真，并能夠下載到ALTERA公司生產的多種目標芯片上進行驗證生產，此?IP核具有硬件結構簡單、資源消耗低、可靠性高、靈活性強、速度快、性價比突出的顯著特征。