[發明專利]多內核微處理器的共享電源的分布式管理

有效

• 申請號: 201110435144.6
• 申請日: 2011-12-22
• 公開（公告）號: CN102521207A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 達魯斯.D.嘉斯金斯;G.葛蘭.亨利
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F1/26
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

技術領域

一般來說，本發明涉及多內核微處理器的領域，尤其涉及管理被多個內核共享的資源，如電壓源及時鐘源。

背景技術

時下微處理器降低功率消耗的主要方法是降低操作微處理器的頻率和/或電壓。有時候會需要微處理器的最大性能，如此微處理器就必須在最大電壓和頻率下操作。其他時候，以較大的功率及頻率來操作便足夠了。因此，許多時下微處理器能夠在許多不同電壓和/或頻率下操作。熟知的進階架構與電源接口標準(Advanced?Configuration?Power?Interface，ACPI)的規格書通過定義代表用來操作一微處理器的不同電壓及頻率的功率狀態，稱為“P狀態(P-state)”，便能促使操作系統直接管理電源。

由于許多時下的微處理器是多內核處理器，其為多個處理器內核來共享一或多個電源管理相關資源，所以進行電源管理的動作是很復雜的。例如，內核可共享電壓資源和/或時鐘資源。此外，包括一多內核處理器的計算機系統通常也包括一包括總線橋接器的芯片組，其中此總線橋接器用來將處理器總線橋接至系統的其他總線，如橋接至外圍I/O總線，并包括一用來連接多內核處理器與一系統存儲器的存儲器控制器。芯片組可能會牽涉到各種電源管理動作，且可能需要協調自身及多內核處理器。

在早期設計中，芯片組被用來協調電源及溫度控制。近幾年，由Alon?Naveh等人于2006年5月15日在英特爾技術期刊中發表的名稱為“Power?and?Thermal?Management?in?the?Intel?Core?Duo?Processor”的論文公開了一電源及溫度管理架構，其使用了一脫離內核(off-core)硬件協調邏輯(HCL)，其位在芯片或平臺的一個共享區中，并作為在芯片與平臺上的各別內核與共享資源之間的一層。HCL控制ACPI的C狀態與P狀態兩者的實作。更具體來說，HCL追蹤從兩內核而來的P狀態要求并計算出一CPU級目標操作點，而根據CPU是否在一溫度控制狀態，CPU層目標操作點不是兩個P狀態要求中的高執行就是低執行。

在上述公開的架構中，HCL為在內核外部的集中式非內核邏輯電路，其代表所有內核來進行電源管理，包括進行電源狀態管理。集中式非內核邏輯電路的方式可能會有缺失，尤其在必須將HCL如同內核般放置在相同芯片上的情況下，因為其可能由于芯片尺寸過大，尤其要符合在芯片上包括許多內核的期望的架構，而無法出產。

發明內容

在一方面，本發明提供一種具有分布式邏輯的微處理器，用來對微處理器指示一所欲電壓操作狀態。微處理器包含多個芯片，每個芯片包含多個內核。

每個內核產生一第一電壓識別子(VID)值，其指示內核的一所欲VID。每個內核也從自身芯片中的其余內核接收第一VID值，并產生一第二VID值，其為芯片中所有內核的最大第一VID值。此外，每個內核提供第二VID值給微處理器的其余芯片的每一個的至少一個內核，并從微處理器的其余芯片的每一個的至少一個內核接收第二VID值，且產生一第三VID值，其為微處理器的所有第二VID值的最大者。

微處理器也包含用來耦接微處理器至一調壓器模塊(VRM)的一電壓識別子(VID)輸入的引腳，調壓器模塊基于VID輸入值來提供一電壓以驅動微處理器。如果內核是微處理器的一主內核，則每個內核提供第三VID值給引腳。

在另一方面，無須任何在多個內核外部的主動邏輯電路，微處理器便產生一VID輸入值。如果內核不是微處理器的一主內核，則每個內核提供一零值給引腳。從主內核而來的第三VID值以及從非主內核而來的零值會以線路同時OR起來，以產生作為結果的VID輸入值給VRM。

在另一方面，微處理器包含一基板，有多個芯片裝配在上面。用來將第二VID值傳送到微處理器的各芯片之間的芯片間線路(inter-die?wires)設置在基板上。芯片間線路包含多個在微處理器的芯片之間的連續接口。此外，每個芯片包含用來將第一VID值傳送到芯片的各內核之間的內核間線路(inter-core?wires)。