[發明專利]一種基于VPX總線實現的數字信號處理平臺

無效

• 申請號: 201110434824.6
• 申請日: 2011-12-22
• 公開（公告）號: CN102609389A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 戴榮;陰陶;林峰;孫海飆;陳延強
• 申請（專利權）人: 成都傅立葉電子科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 成都天嘉專利事務所(普通合伙) 51211
• 代理人: 毛光軍

技術領域

本發明公開了一種基于VPX總線實現的數字信號處理平臺，尤其屬于數字信號處理技術領域。

背景技術

20世紀60年代以來，隨著計算機和信息技術的飛速發展，數字信號處理技術應運而生并得到疾速發展。該技術廣泛應用于雷達、電子對抗、通信、軟件無線電、圖象處理、地震地質信號分析等多種應用領域。在實際應用中，能夠運行復雜靈活的處理算法和具備大數據量的傳輸處理能力已成為數字信號處理系統穩定運行的前提，而系統的強固性、實時性、體積、功耗等因素也至關重要。

現有的嵌入式系統平臺多采用PCI(Peripheral?Component?Interconnection，周邊元件擴展接口)總線或CPCI（Compact?Peripheral?Component?Interconnect，緊湊型周邊元件擴展接口）總線設計，由于PCI總線在多塵、潮濕、振動的環境條件下接插件處易氧化或堵塞而接觸不良，使可靠性很難保證。CPCI雖然在可靠性上有所改善，但其傳輸速率受到限制。如今，基于VPX總線的強固型軍事系統平臺，有著很好的前景，VPX集穩定性和卓越的EMC（電磁兼容）于一體；同時還通過冷卻整合方案支持更廣泛的操作溫度范圍。其采用最新的接插件技術以及高速串行結構技術，兼容PCIe、RapidIO（PCIe、RapidIO均為高速串行總線協議的一種）等總線，能解決帶寬不夠、數據吞吐不夠的問題，可進行大容量、高速率的數字信號處理，提高了處理器和芯片的計算密度。VPX將這些功能集于6U（尺寸：233.35mm*160mm）體積，特別適合在惡劣環境中實現可靠性能的新式的實時系統。

在處理器的數據處理能力方面，單單以提高系統主頻為手段，已越來越不能滿足當今飛速發展的數字信號處理要求，目前，計算機和嵌入式處理器行業的一項標準做法是在滿足功耗要求的前提下，增加處理器內核實現并行處理來獲得系統性能的提升，這也使未來IC產業通用性變得極其重要。

面對未來創新應用所帶來的嚴峻挑戰，系統需要更多靈活可編程的DSP核（數字信號處理器），并增加優化的可編程的協處理器。多核平臺最大的優勢體現在功耗和芯片面積上,?在同樣高速率大數據量的處理能力下，所需的功耗和芯片面積會更小。多核平臺的另一優勢則體現在執行效率方面，多顆內核集成到單芯片上，片內時鐘交換遠比在一個單板上的多個DSP之間的級聯快得多，可以1/2主頻的速率進行數據交換，因此，帶來了更快的數據信號處理。同時多核DSP的片內和片外的大存儲容量也使得DSP處理性能得到迅速提高。

發明內容

本發明提供了一種具有傳輸帶寬高、體積小、功耗低和基于VPX總線的高速、高性能多核DSP陣列信號處理平臺。該平臺還具有并行處理能力強大，可同時實現定、浮點運算，體積小、功耗低，高速對外口靈活等優點。

為實現上述技術目的，本發明的技術方案是：

一種基于VPX總線實現的數字信號處理平臺，包括供電系統和板卡，供電系統設置在板卡上，還包括設置在板卡上的第一至第五運算處理單元，所述第一運算處理單元內設置有可編程邏輯器件FPGA和四倍資料率同步動態隨機存取內存DDR2，第二至第五運算處理單元內均分別設置有通用處理器和八倍資料率同步動態隨機存取內存DDR3；第一運算處理單元與第二至第五運算處理單元通過EMIF16總線聯接并完成數據交互；第二至第五運算處理單元之間通過EMIF16總線聯接并完成數據交互；第二與第五運算處理單元之間還通過HYPERLINK總線聯接并實現數據交互；第三與第四運算處理單元之間還通過HYPERLINK總線聯接并實現數據交互。