[發(fā)明專利]一種基于GPRS和DSP與FPGA的無線視頻采集裝置

無效

• 申請(qǐng)?zhí)枺?/td>: 201110431308.8
• 申請(qǐng)日: 2011-12-21
• 公開（公告）號(hào): CN102547235A
• 公開（公告）日: 2012-07-04
• 發(fā)明（設(shè)計(jì)）人: 熊璞;張磊;張永恒
• 申請(qǐng)（專利權(quán)）人: 成都眾詢科技有限公司
• 主分類號(hào): H04N7/18
• 分類號(hào): H04N7/18
• 代理公司: 成都華典專利事務(wù)所(普通合伙) 51223
• 代理人: 徐豐;楊保剛

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，提供了一種基于GPRS和DSP與FPGA的無線視頻采集裝置。

背景技術(shù)

目前在國(guó)內(nèi)外市場(chǎng)上，視頻采集卡主要有兩種：一種是模擬視頻，一種是數(shù)字視頻。前者技術(shù)成熟，應(yīng)用廣泛，由于是模擬信號(hào)，因此不利于做后續(xù)的圖像視頻處理，與國(guó)家數(shù)字化發(fā)展的方向不符；后者發(fā)展迅速，靈活性高，由于是數(shù)字信號(hào)，非常有利于做各類圖像視頻處理，如運(yùn)動(dòng)檢測(cè)、人臉識(shí)別、目標(biāo)跟蹤等。視頻采集質(zhì)量的好壞將直接影響整個(gè)系統(tǒng)的運(yùn)行，是進(jìn)行后續(xù)數(shù)字圖像處理的前提條件。因此，必須有高性能的硬件設(shè)備和高質(zhì)量的算法作為基礎(chǔ)，實(shí)時(shí)視頻采集才成為可能。本發(fā)明提供了一種基于FPGA+DSP的嵌入式視頻采集系統(tǒng)。該系統(tǒng)具有體積小，成本低，功耗低，速度快，適應(yīng)性強(qiáng)的特點(diǎn)，可以完成視頻的采集，實(shí)時(shí)的視頻處理，以及數(shù)據(jù)的傳輸。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種實(shí)時(shí)性好、體積小、成本低、功耗低、適應(yīng)性強(qiáng)，能夠?qū)崿F(xiàn)視頻采集、視頻傳輸、視頻顯示的功能的一種基于GPRS和DSP與FPGA的無線視頻采集裝置。

本發(fā)明為實(shí)現(xiàn)上述目的采用以下技術(shù)方案：

一種基于GPRS和DSP與FPGA的無線視頻采集裝置，其特征在于：

COMS數(shù)字圖像傳感器：其型號(hào)為MT9M011，用于采集視頻數(shù)據(jù)；

FPGA芯片EPIC12Q240C8:?負(fù)責(zé)圖像的采集、圖像顯示、圖像存儲(chǔ)、數(shù)據(jù)的高速緩沖和整個(gè)電路的邏輯控制；

幀存DRAM：作為數(shù)據(jù)據(jù)存儲(chǔ)器，其型號(hào)為HY57V643220DT-7；?

視頻D/A輸出芯片：其型號(hào)為ADV7123KSTl40，

雙口RAM：采用Y7C025AV-15AI芯片，作為FPGA芯片EPIC12Q240C8到DSP芯片TMS320V5502的高速數(shù)據(jù)的緩沖，

數(shù)據(jù)存儲(chǔ)SD卡：用來存儲(chǔ)圖像數(shù)據(jù)；

DSP芯片TMS320V5502：主要負(fù)責(zé)進(jìn)行靜態(tài)圖像的壓縮；

FLASH:采用?ST39VF400A芯片；

DRAM：作為數(shù)據(jù)據(jù)存儲(chǔ)器，其型號(hào)為HY57V643220DT-7；

數(shù)據(jù)存儲(chǔ)SD卡：用來存儲(chǔ)圖像數(shù)據(jù)，

GPRS模塊：用于將采集到的視頻數(shù)據(jù)通過無線網(wǎng)絡(luò)傳輸?shù)斤@示器；

?所述COMS數(shù)字圖像傳感器、幀存DRAM、視頻D/A輸出芯片和數(shù)據(jù)存儲(chǔ)SD卡，均與FPGA芯片EPIC12Q240C8連接；所述DRAM和FLASH均與DSP芯片TMS320V5502連接；所述FPGA芯片EPIC12Q240C8連接與DSP芯片TMS320V5502通過雙口RAM連接，所述視頻D/A輸出芯片與GPRS模塊連接。

附圖說明

圖1為本發(fā)明的系統(tǒng)方框圖。

具體實(shí)施方式

一種基于GPRS和DSP與FPGA的無線視頻采集裝置，包括

?COMS數(shù)字圖像傳感器：其型號(hào)為MT9M011，用于采集視頻數(shù)據(jù)；

FPGA芯片EPIC12Q240C8:?負(fù)責(zé)圖像的采集、圖像顯示、圖像存儲(chǔ)、數(shù)據(jù)的高速緩沖和整個(gè)電路的邏輯控制；

幀存DRAM：作為數(shù)據(jù)據(jù)存儲(chǔ)器，其型號(hào)為HY57V643220DT-7；?

視頻D/A輸出芯片：其型號(hào)為ADV7123KSTl40，

雙口RAM：采用Y7C025AV-15AI芯片，作為FPGA芯片EPIC12Q240C8到DSP芯片TMS320V5502的高速數(shù)據(jù)的緩沖，

數(shù)據(jù)存儲(chǔ)SD卡：用來存儲(chǔ)圖像數(shù)據(jù)；

DSP芯片TMS320V5502：主要負(fù)責(zé)進(jìn)行靜態(tài)圖像的壓縮；

FLASH:采用?ST39VF400A芯片；

DRAM：作為數(shù)據(jù)據(jù)存儲(chǔ)器，其型號(hào)為HY57V643220DT-7；

數(shù)據(jù)存儲(chǔ)SD卡：用來存儲(chǔ)圖像數(shù)據(jù)，

GPRS模塊：用于將采集到的視頻數(shù)據(jù)通過無線網(wǎng)絡(luò)傳輸?shù)斤@示器；

?所述COMS數(shù)字圖像傳感器、幀存DRAM、視頻D/A輸出芯片和數(shù)據(jù)存儲(chǔ)SD卡，均與FPGA芯片EPIC12Q240C8連接；所述DRAM和FLASH均與DSP芯片TMS320V5502連接；所述FPGA芯片EPIC12Q240C8連接與DSP芯片TMS320V5502通過雙口RAM連接，所述視頻D/A輸出芯片與GPRS模塊連接。

系統(tǒng)的總體工作過程如下：首先圖像采集模塊控制COMS，以25幀／s的速率向FPGA輸送圖像數(shù)據(jù)，通過FPGA的控制使得緩存在片外的SDRAM中，并控制ADV7123做到了實(shí)時(shí)的圖像的顯示。然后，通過用戶選擇壓縮模式后，F(xiàn)PGA通過邏輯控制打開數(shù)據(jù)高速緩沖通道，使圖像數(shù)據(jù)從幀存模塊移至高速緩沖模塊中，DSP通過EMIF接口外擴(kuò)存儲(chǔ)器的方式，高效的讀取雙口RAM中的圖像數(shù)據(jù)。最后，圖像數(shù)據(jù)在DSP內(nèi)部做好壓縮，以相同的方式通過高速緩沖模塊，把數(shù)據(jù)傳給FPGA的存儲(chǔ)控制模塊，壓縮圖像數(shù)據(jù)的SD卡存儲(chǔ)，或者通過GPRS模塊將采集到的視頻數(shù)據(jù)傳送給PC機(jī)。