[發(fā)明專利]用于增強MIS結(jié)構的電絕緣和動態(tài)性能的方法和結(jié)構

無效

• 申請?zhí)枺?/td>: 201110430576.8
• 申請日: 2011-12-14
• 公開（公告）號: CN102569093A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設計）人: A·伯茲;C·科科瑞斯;G·莫瑞爾;D·雷皮克
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L29/36
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

技術領域

本發(fā)明總體涉及包括基于“垂直”器件架構而形成的MIS(金屬-絕緣體-半導體)結(jié)構的半導體器件，在該“垂直”器件架構中，電流可以基于“掩埋”場平板而由電場更有效地進行控制。

背景技術

在半導體器件領域中，已經(jīng)通過減小電路元件的尺度并且改善相關聯(lián)的工藝技術和工藝工具獲得了巨大成功。在半導體技術前沿的臨界特征尺寸的不斷縮小已經(jīng)使得制造出極其復雜的集成電路，這些極其復雜的集成電路可以包括以百萬計的晶體管元件，這些晶體管元件可以基于極低的電源電壓進行操作。在另一方面，材料、工藝技術和工藝工具的發(fā)展也已經(jīng)促進了復雜集成電路的發(fā)展，這些復雜集成電路包括諸如晶體管之類的電路元件，這些晶體管基于適度高的電壓(即，從幾伏特到幾百伏特)進行操作，并且很可能與包括以非常不同的電勢進行操作的電路元件的更復雜的或者較不復雜的控制電路結(jié)合以進行操作。在開發(fā)包括數(shù)目增加的各個電路元件和/或基于高的電源電壓進行操作的電路元件的半導體器件過程中，已經(jīng)應用了多種工藝技術，其中場效應晶體管因場效應器件的某些固有優(yōu)點已經(jīng)成為在形成例如非常復雜的數(shù)字電路和高功率電路中的經(jīng)常使用的選擇。

場效應晶體管包括高度導電的半導體區(qū)，該半導體區(qū)典型地稱為漏極區(qū)和源極區(qū)，這兩個區(qū)由溝道區(qū)連接，在向位于靠近溝道區(qū)處的并且由薄絕緣層與該溝道區(qū)隔開的控制電極或者柵極電極施加適當?shù)目刂齐妷汉罂梢栽谠摐系绤^(qū)中形成導電溝道。柵極電極結(jié)構、絕緣層或柵極介電層以及相鄰的半導體溝道區(qū)因此限定了MIS(金屬-絕緣體-半導體)結(jié)構，以便通過可控溝道區(qū)在高度導電的漏極區(qū)與源極區(qū)之間建立受控電流。應當理解，通常，可以以半導體材料的形式而不是如縮寫MIS結(jié)構所指示地那樣使用實際的“金屬”來提供柵極電極結(jié)構。使用高度導電的半導體材料而不是金屬可以提供多種優(yōu)點，例如，柵極電極結(jié)構相對于漏極區(qū)和源極區(qū)的較好的對齊性、在進一步處理期間的顯著溫度穩(wěn)定性等方面。因此，在本申請的上下文中，通用的術語“MIS結(jié)構”應當被理解為該術語也包括如下的任何場效應結(jié)構，該場效應結(jié)構包括基于諸如硅材料等的半導體材料形成的控制電極。

當形成將基于高電壓進行操作的場效應晶體管時，其中該場效應晶體管可能基于高電壓與高驅(qū)動電流能力的結(jié)合進行操作，典型地，需要實施多個設計概念以便提供具有所述高驅(qū)動電流與高電擊穿電壓的結(jié)合的晶體管，同時盡可能地降低晶體管的開關速度。因此，在改善整體晶體管特性方面正在進行巨大努力，其中，在近來的發(fā)展中，已經(jīng)提出了垂直晶體管結(jié)構以便獲得高擊穿電壓并同時減小對應的晶體管元件的整體橫向尺寸。在典型的垂直晶體管配置中，漏極端子被提供在半導體襯底的一個表面處，而源極端子被提供在半導體材料的相對表面處，以便可以基于襯底材料的厚度來獲得在源極區(qū)和漏極區(qū)之間的在高擊穿電壓方面所要求的距離，從而與漏極區(qū)和源極區(qū)被提供在半導體材料的相同表面上的任何平面晶體管配置相比減小了橫向尺寸。在垂直晶體管架構中，具有降低的摻雜濃度的對應的漏極區(qū)域(典型地稱為漂移區(qū))連接到溝道區(qū)，該溝道區(qū)基于整體晶體管配置以與源極區(qū)和漏極區(qū)相比具有相同或者相反的摻雜。例如，在增強型晶體管結(jié)構中，源極區(qū)和漏極區(qū)的導電類型可以相對于溝道區(qū)的導電類型相反。因此，源極區(qū)、溝道區(qū)和包括漂移區(qū)的漏極區(qū)形成堆疊的“垂直”配置，其中基于需要位于緊密鄰近溝道區(qū)的控制電極或者柵極電極來進行控制溝道區(qū)的導電性。為此，在近來的垂直晶體管架構中，柵極電極可以至少部分地以“掩埋”電極的形式來提供，該“掩埋”電極因而形成于在半導體材料中提供的凹槽或者腔中，其中腔通過在該腔中形成的柵極介電材料而與半導體基底材料電絕緣。通常而言，晶體管配置的動態(tài)性能依賴于多個晶體管參數(shù)，其中具體地，柵極電極結(jié)構與晶體管的漏極端子之間的一般寄生電容可能對所得的開關速度具有顯著影響。另一方面，需要保留柵極端子到溝道區(qū)的一定程度的電容性耦合，以便提供對在施加適當?shù)目刂齐妷汉笤跍系绤^(qū)中形成的導電溝道所需的可控性。為此，柵極介電層需要基于例如以二氧化硅材料的形式來提供的給定材料成分具有指定厚度，該指定厚度典型地是到溝道區(qū)所需的電容性耦合與期望的高介電強度之間的折衷，這是因為例如與柵極電極結(jié)構相比，向漏極區(qū)和源極區(qū)施加了非常不同的電壓。