[發明專利]支持多BANK訪問模式的DRAM訪問控制裝置和控制方法

無效

• 申請號: 201110425095.8
• 申請日: 2011-12-16
• 公開（公告）號: CN102591814A
• 公開（公告）日: 2012-07-18
• 發明（設計）人: 謝少林;張星;杜學亮;劉子君
• 申請（專利權）人: 中國科學院自動化研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明屬于DRAM技術領域，具體涉及一種支持多BANK訪問模式的DRAM訪問控制裝置與DRAM訪問控制方法。

背景技術

內存是影響數字信號處理器性能的重要因素，其數據傳輸率的提升對提高處理器性能有積極作用。由于內存不能直接識別處理器的訪存請求，內存控制器負責完成處理器對內存的控制操作，將該請求轉換為內存能夠識別的命令發送給內存，同時還要傳輸數據和控制內存的定時刷新。

一種常見的內存是DRAM，它具有存儲密度高，價格低廉、帶寬高等優點。一般DRAM內存顆粒包含4或8個BANK，DRAM訪問控制裝置控制DRAM讀寫時，首先要激活某一BANK的某一行，然后才能讀寫此行對應的列；通常DRAM訪問控制裝置只能保持一個BANK為打開狀態，這樣如果下次讀寫命令訪問的BANK或行與當前打開的BANK或行不一致，就需要通過預充電關閉當前BANK，然后激活下次讀寫命令訪問的行，這樣會消耗大量的預充電和激活等待時間，使得DRAM訪問控制裝置效率降低。目前，也有設計多BANK的DRAM訪問控制裝置，但其BANK管理方式太笨拙，效率不高。

發明內容

(一)要解決的技術問題

本發明所要解決的技術問題是克服多BANK訪問模式中效率低下的問題，提出一種高效的支持多BANK訪問模式的DRAM訪問控制裝置和控制方法。

(二)技術方案

為解決上述技術問題，本發明的DRAM訪問控制裝置包括用戶模塊、控制模塊和數據通道模塊，還包括BANK管理模塊，該BANK管理模塊用于對用戶指令進行BANK是否沖突的判斷，以使控制模塊產生正確的命令信號和地址信號；并且，該BANK管理模塊接收來自控制模塊解析的BANK地址和行地址，向控制模塊發送檢測的沖突信息。

本發明的DRAM訪問控制方法用于DRAM訪問控制裝置中，該DRAM訪問控制裝置包括控制模塊2和BANK管理模塊12，且所述DRAM訪問控制方法不斷根據新來的地址與地址列表進行比較，得到新的沖突檢測記錄表和新的地址列表，根據沖突檢測結果來直到控制模塊的狀態轉換。

(三)有益效果

本發明通過BANK管理模塊實現了多BANK訪問模式的DRAM訪問控制裝置和控制方法，其能夠正確地對DRAM進行讀寫，支持同時打開多個BANK，提高了總線利用率。

附圖說明

圖1是本發明的DRAM訪問控制裝置的示意圖；

圖2是本發明的用戶模塊的示意圖；

圖3是本發明的DRAM訪問控制裝置的狀態轉換圖；

圖4是本發明的用戶地址的地址解析圖；

圖5是本發明在多BANK訪問模式下的訪問控制方法流程圖；

圖6是本發明的BANK管理模塊的示意圖；

圖7本發明的地址列表更新過程圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。

圖1示出了本發明的DRAM訪問控制裝置的模塊結構圖。從圖1中可見，該DRAM訪問控制裝置包括：用戶模塊1、控制模塊2、數據通道模塊3和BANK管理模塊12。其中，控制模塊2包括狀態控制模塊21和地址產生模塊22。

其中，用戶模塊1用于從用戶接口接收讀寫命令、地址及數據，從控制模塊2接收控制狀態位，從數據通道模塊3接收讀數據，并且，向用戶接口發送讀數據及FIFO滿標志位，向控制模塊2發送讀寫命令、地址以及FIFO空標志位，向數據通道模塊3發送寫數據。

控制模塊2用于從用戶模塊接收讀寫命令、地址及FIFO空標志位，從配置端口接收DRAM配置信息，在初始化時配置模式寄存器及擴展模式寄存器；向用戶模塊1發送控制狀態位，向數據通道模塊3發送控制信息。

數據通道模塊3用于數據的傳遞，從用戶模塊1接收寫數據，從DRAM接收讀數據，向用戶模塊1發送讀數據，向DRAM發送寫數據。

BANK管理模塊12用于對用戶指令進行BANK是否沖突的判斷，以使控制模塊2產生正確的命令信號和地址信號。BANK管理模塊接收來自控制模塊2解析的地址信息(包括BANK地址和行地址)，向控制模塊發送檢測的沖突信息。

用戶模塊