[發明專利]一種交織器

有效

• 申請號: 201110424371.9
• 申請日: 2011-12-15
• 公開（公告）號: CN103166735A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 黃曉
• 申請（專利權）人: 無錫中星微電子有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種交織器，包括以下步驟：

預先設定第奇數個碼元的數據按寫速率R_W1寫入行按讀速率R_R1從列讀出，第偶數個碼元的數據按寫速率R_W2寫入行按讀速率R_R2從列讀出；同時為每個碼元的數據開辟的內存單元大小為Max(K，L)2-(K-L)2，其中K為行數，L為列數，且K、L均為自然數；

當所采用的內存單元為單端口內存時，每個大小為K*L的碼元中的數據按下面的方式讀寫到該內存單元，其中K為行數，L為列數，且K、L均為自然數：

當第一個奇數碼元中的K*L個數據以速率R_W1按逐行寫入所述內存單元后，該奇數碼元中的數據以速率R_R1按逐列讀出；待第一列數據被讀出后，下一個偶數碼元的數據以速率R_W2按逐列寫入內存單元，并將前面的數據覆蓋；當前一個奇數碼元中的數據都讀出后，該偶數碼元中K*L個數據也都寫入到內存單元；隨后，該偶數碼元中的數據以速率R_R2按逐行讀出；待第一行數據被讀出之后，下一個奇數碼元的數據以速率R_W1按逐行寫入到內存單元中去，并將前面的數據覆蓋；如此反復，直到數據被全部從該內存單元讀出。

2.如權利要求1所述交織器，其特征在于：所述寫速率和讀速率相等。

3.如權利要求1所述交織器，其特征在于：第奇數個碼元的數據的寫速率與第偶數個碼元的數據的寫速率相等，第奇數個碼元的數據的讀速率與第偶數個碼元的數據的讀速率相等。

4.一種交織器，包括以下步驟：

預先設定第奇數個碼元的數據按寫速率R_W1寫入行按讀速率R_R1從列讀出，第偶數個碼元的數據按寫速率R_W2寫入行按讀速率R_R2從列讀出；同時為每個碼元的數據開辟的內存單元大小為Max(K，L)2-(K-L)2，其中K為行數，L為列數，且K、L均為自然數；

當所采用的內存單元為雙端口內存時，令KR_R1＜＝LR_W2和KR_R2＜＝LR_W1，每個大小為K*L的碼元中的數據按下面的方式讀寫到該內存單元，其中K為行數，L為列數，且K、L均為自然數：

當第一個奇數碼元中的K*L個數據以速率R_W1逐行寫入內存單元后，該奇數碼元中的數據以速率R_R1按逐列讀出；待第一列數據被讀出后，下一個偶數碼元的數據以速率R_W2按逐列寫入內存單元，并將前面的數據覆蓋；此時，每一列寫入L個數據的時間LxR_W2不應該小于每一列按速率R_R1讀出前一個奇數碼元中K個數據的時間KxR_R1；當前一個奇數碼元中的數據都讀出后，該偶數碼元中K*L個數據也都寫入到內存單元；隨后，該偶數碼元中的數據以速率R_R2按逐行讀出；待第一行數據被讀出之后，下一個奇數碼元的數據以速率R_W1按逐行寫入到內存單元中去，并將前面的數據覆蓋；此時，每一行寫入L個數據的時間LxR_W1不應該小于每一列按速率R_R2讀出前一個奇數碼元中K個數據的時間KxR_R2；如此反復，直到數據被全部從該內存單元讀出。

5.如權利要求4所述交織器，其特征在于：所述寫速率和讀速率相等。

6.如權利要求4所述交織器，其特征在于：第奇數個碼元的數據的寫速率與第偶數個碼元的數據的寫速率相等，第奇數個碼元的數據的讀速率與第偶數個碼元的數據的讀速率相等。