[發明專利]半導體結構及半導體結構的形成方法

有效

• 申請號: 201110422109.0
• 申請日: 2011-12-15
• 公開（公告）號: CN103165522A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 何其旸
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構及半導體結構的形成方法。

背景技術

隨著半導體產業進入高性能與多功能的集成電路新時代，集成電路內器件的密度會隨之增加，而器件寬度以及器件之間的間距會隨之縮小。在過去要達成上述目的，僅受限于光刻技術定義結構的能力，但是，具有較小寬度的器件的幾何特征產生了新的限制因素。例如，當導電圖案之間的距離縮小時，任意兩相鄰的導電圖案所產生的電容(為用以隔開導電圖案之間的介質材料的介電常數K的函數)會增加。所述增加的電容會導致導體間的電容耦合上升，從而增加電力消耗并提高電阻-電容(RC)時間常數。因此，半導體集成電路性能以及功能是否可以不斷的改良取決于正在開發的具有低介電常數的材料。

由于具有最低介電常數的材料為空氣(k＝1.0)，通常會形成空氣間隙來進一步降低互連層內的有效K值?，F有的在半導體結構中形成空氣間隙的方法，包括：

請參考圖1，提供半導體襯底10；形成覆蓋所述半導體襯底10的刻蝕停止層11；形成覆蓋所述刻蝕停止層11的層間介質層13；形成位于所述層間介質層13表面的圖形化的光刻膠層15；

請參考圖2，以所述圖形化的光刻膠層15為掩膜，刻蝕所述層間介質層13和刻蝕停止層11，形成溝槽17；

請參考圖3，去除所述圖形化的光刻膠層，暴露出所述層間介質層13表面；在去除所述圖形化的光刻膠層后，采用沉積工藝形成覆蓋所述溝槽17側壁的犧牲層19；

請參考圖4，向所述溝槽內填充導電金屬，形成金屬線21；

請參考圖5，去除所述犧牲層，形成空氣間隙23。

然而，采用現有技術形成的具有空氣間隙的半導體結構在半導體集成電路中的性能較差。

更多關于空氣間隙的形成方法請參考公開號為US2011/0018091A1的美國專利文獻。

發明內容

本發明解決的問題是提供一種半導體結構及半導體結構的形成方法，形成一種開口的寬度小，內部的寬度大的空氣間隙，有效地降低層間介質層的介電常數。

為解決上述問題，本發明提供了一種半導體結構的形成方法，包括：

提供基底，位于所述基底上的層間介質層，所述層間介質層內形成有至少兩個分立的金屬互連結構；

利用無電鍍工藝形成覆蓋所述金屬互連結構表面的阻擋層；

以所述阻擋層為掩膜，對不同金屬互連結構之間的層間介質層進行干法刻蝕，直到暴露出所述基底，形成第一溝槽；

以所述阻擋層為掩膜，對所述第一溝槽側壁的層間介質層進行刻蝕，形成第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度；

在所述層間介質層和阻擋層表面形成橫跨所述第二溝槽開口的絕緣層。

可選的，所述阻擋層的尺寸大于所述金屬互連結構表面的尺寸，使得分立的金屬互連結構相對應的阻擋層之間的間距小于所述分立的金屬互連結構之間的間距。

可選的，所述阻擋層的材料為CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP。

可選的，所述層間介質層的介質材料摻雜有碳元素。

可選的，所述介質材料中碳元素的摩爾百分比含量的范圍為0～30％。

可選的，所述介質材料中碳元素的摩爾百分比含量從層間介質層的底部到表面逐漸增大。

可選的，利用干法刻蝕工藝形成第二溝槽，所述第二溝槽的形狀為梯形，從層間介質層的底部到表面，所述第二溝槽的寬度逐漸減小。

可選的，所述介質材料中碳元素的摩爾百分比含量從層間介質層的底部到表面先逐漸增大，再逐漸減小。

可選的，利用干法刻蝕工藝形成第二溝槽，所述第二溝槽的側壁的形狀為“∑”，從層間介質層的底部到表面，所述第二溝槽的寬度先逐漸增大，再逐漸減小。

可選的，所述干法刻蝕工藝的刻蝕氣體為O₂和CF_X，其中，所述O₂占整個O₂、CF_X混合氣體的摩爾百分比為0～20％。

可選的，所述層間介質層的介質材料為多孔介質材料。

可選的，所述多孔介質材料中的氣孔占整個多孔介質材料的體積比的范圍為0～30％。

可選的，所述多孔介質材料中的氣孔占整個多孔介質材料的體積比從層間介質層的底部到表面逐漸減小。