[發明專利]半導體裝置及其制造方法

無效

• 申請號: 201110418429.9
• 申請日: 2011-12-14
• 公開（公告）號: CN102543752A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: S·克隆霍爾茲;G·比爾寧克;I·奧斯特麥
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明一般是關于半導體裝置及用于制造半導體裝置的方法，尤其是關于具有效能被強化的晶體管的半導體裝置以及用于制造此半導體裝置的方法，該效能強化通過在漏極及源極區域中使用應變誘導硅鍺合金以加強在該晶體管的溝道區域中的電荷載體溝道遷移率而達成。

背景技術

現今大多數的集成電路(IC)通過使用多個互連場效晶體管(FET)來實施，亦稱作金屬氧化物半導體場效晶體管(MOSFET)，或簡稱MOS晶體管。FET包含作為控制電極的柵極電極結構和電流能流過其間的漏極及源極區域。施加至柵極電極結構的控制電壓控制電流通過源極及漏極電極間的溝道區域。

FET的柵極通常由轉移電導(g_m)所定義，且與晶體管溝道區域中的主要載體的遷移率成比例。MOS晶體管的電流攜帶能力與轉移電導乘上溝道區域的寬度再除以溝道的長度成比例(g_mW/l)。FET通常制造在具有(100)結晶表面方位的硅襯底上，其常見于硅技術。對此以及其它許多方位，電洞的遷移率，即P溝道FET(PFET)中的主要載體，能通過將壓縮縱向應力施加至溝道區域而增加。通過將膨脹材料，例如以選擇性外延生長工藝形成的假晶硅鍺，嵌入在硅襯底中在晶體管溝道區域的末端處(在晶體管溝道的末端處的外延鍺化硅在此亦稱作「eSiGe」)，而能將壓縮縱向應力施加至FET的溝道區域。硅鍺結晶的晶格常數大于硅結晶的晶格常數，且因此嵌入的硅鍺導致硅基(silicon?matrix)的變形(deformation)，因而壓縮溝道區域中的材料。

用來形成晶體管溝道區域的材料還影響溝道區域的電荷載體溝道遷移率。已發現硅鍺的各種合金為適合的材料用來形成晶體管溝道區域(溝道硅鍺在此還稱作「cSiGe」)，且特別用來形成PFET裝置的溝道區域。然而，兩個不同的硅鍺層，即eSiGe及cSiGe，一般會有不同的對應晶格結構及晶格含量而有不同的組成。在此兩個層接口處，在柵極電極結構的橫向下方，由于不同的晶格結構或含量，會發生差排(dislocation)或晶格分離。此些差排導致漏電流。再者，此些差排會于通常在制造半導體裝置的后期步驟期間使用的熱處理及退火工藝期間還擴大。

據此，需要提供半導體裝置及制造半導體裝置的方法，其中場效晶體管具有增強的電荷載體溝道遷移率及減少的漏電流。再者，其它所需的特征及特性，將因后續的實施方式及附加權利要求和附加圖式及前述的技術領域及背景技術而變得顯而易見。

發明內容

在此提供一種半導體裝置及制造半導體裝置的方法。依據例示性實施例，提供制造半導體裝置的方法。該方法包含在半導體區域中形成橫向鄰接在晶體管的柵極電極結構的孔穴。該柵極電極結構是設置在第一硅鍺合金的溝道區域上。應變誘導硅鍺合金是形成在該孔穴中且與該第一硅鍺合金接觸。該應變誘導硅鍺合金包含碳且具有與該第一硅鍺合金不同的組成。

依據另一個例示性實施例，提供一種制造半導體裝置的方法。該方法包含在形成在P型晶體管的主動區域中的孔穴中形成應變誘導硅鍺合金而使該應變誘導硅鍺合金與定義出該P型晶體管的溝道區域的第一硅鍺合金接觸。該第一硅鍺合金具有與包含碳的該應變誘導硅鍺合金不同的組成。漏極及源極區域是至少部分地形成在該應變誘導硅鍺合金中。

依據另一個例示性實施例，提供一種半導體裝置。半導體裝置包含含硅半導體區域。溝道區域是由形成在該含硅半導體區域中的第一硅鍺合金所形成的。柵極電極結構是形成在該溝道區域上。漏極及源極區域是形成在該含硅半導體區域中鄰接在該溝道區域。應變誘導硅鍺合金包含碳且是至少部分地形成在該漏極及源極區域中。該應變誘導硅鍺合金與該第一硅鍺合金接觸且具有與該第一硅鍺合金不同的組成。金屬硅化物是形成在該應變誘導硅鍺合金中及至少部分地在該漏極及源極區域中。

附圖說明

以上搭配附加圖式來敘述本發明的實施例，其中類似的組件符號代表類似的組件，且其中：

圖1至6是依據例示性實施例示意性地描繪在其制造的階段期間的半導體裝置的截面視圖。

具體實施方式

以下實施方式僅在本質上為例示性的且并非意圖來限制本發明或本發明的應用及使用。再者，并非意圖以在前面的背景技術或后面的實施方式中表達的任何理論來限制。