[發明專利]A/D數據采集接口電路

無效

• 申請號: 201110418255.6
• 申請日: 2011-12-15
• 公開（公告）號: CN103166624A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 張弘
• 申請（專利權）人: 西安廣融電氣有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 西安新思維專利商標事務所有限公司 61114
• 代理人: 韓素蘭

技術領域

本發明涉及一種A/D數據采集接口電路。

背景技術???????

在FPGA系統中，實現對外部A/D數據采集電路的控制接口邏輯，由于其邏輯功能不是很復雜，因此可采用自定義的方式，采用將NIOS處理器作為一個主控制器，通過編寫程序來控制數據轉換電路，由于NIOS處理器的工作頻率相對于外部設備來說要高出許多，造成CPU資源極大的浪費。

發明內容

本發明所解決的技術問題是提供一種通過外部電路而實現的，容易滿足要求、又能節約資源，提高系統性能A/D數據采集接口電路。

為解決上述的技術問題，本發明采取的技術方案：

一種A/D數據采集接口電路，其特殊之處在于：包括數據處理電路、數據接口、數據采集控制邏輯電路、A/D轉換電路，數據處理電路通過數據接口與數據采集控制邏輯電路連接，A/D轉換電路與數據處理電路連接并且通過數據接口與AVALON總線連接。

上述的A/D轉換電路采用ADC0804型號。

與現有技術相比，本發明可以不間斷無數據丟失的進行數據采集，CPU可以主動的讀取數據，也可以在數據處理單元檢測到外部異常信號時被動的獲取數據，并且CPU讀取數據的操作極其簡單，運行時只占用很少的CPU資源。

附圖說明

圖1為本發明的電路框圖。

具體實施方式

下面結合附圖和具體實施方式對本發明進行詳細說明。

參見圖1，本發明包括數據處理電路1、數據接口2、數據采集控制邏輯電路3、A/D轉換電路4，數據處理電路1通過數據接口2與數據采集控制邏輯電路3連接，A/D轉換電路4與數據處理電路1連接并且通過數據接口2與AVALON總線連接。

上述的A/D轉換電路4采用ADC0804型號。