[發明專利]一種背面嵌入應變介質區的VDMOS器件及其制備方法

無效

• 申請號: 201110415713.0
• 申請日: 2011-12-13
• 公開（公告）號: CN102420253A
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 萬欣;周偉松;梁仁榮;劉道廣;許軍
• 申請（專利權）人: 清華大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種背面嵌入應變介質區的VDMOS器件，其特征在于，包括：

半導體材料，在所述半導體材料內形成有漏區、漂移區、JFET區、溝道區和源區；

形成在所述半導體材料之上的柵介質、柵極、隔離介質和源極金屬；

在所述半導體材料內還形成有應變介質區，所述應變介質區與所述漏區、漂移區、JFET區、溝道區和源區均接觸，所述應變介質區的材料的晶格與半導體材料的晶格不匹配，能夠在半導體材料中引入應力。

2.如權利要求1所述的背面嵌入應變介質區的VDMOS器件，其特征在于，所述應變介質區為梯形或者矩形。

3.如權利要求1或2所述的背面嵌入應變介質區的VDMOS器件，其特征在于，所述應變介質區鑲嵌在VDMOS器件的背面。

4.如權利要求3所述的背面嵌入應變介質區的VDMOS器件，其特征在于，所述應變介質區為不連續的應變介質區。

5.如權利要求4所述的背面嵌入應變介質區的VDMOS器件，其特征在于，所述應變介質區的材料為絕緣材料或者是半導體材料。

6.如權利要求1所述的背面嵌入應變介質區的VDMOS器件，其特征在于，在所述半導體材料內還形成有重摻雜區，所述重摻雜區位于所述源區的下方并與所述溝道區相連，所述重摻雜區的摻雜類型與溝道區相同且其摻雜濃度高于溝道區。

7.如權利要求1-6任一項所述的背面嵌入應變介質區的VDMOS器件，其特征在于，所述重摻雜區的摻雜濃度與所述溝道區相同，所述重摻雜區與所述溝道區一體形成。

8.一種背面嵌入應變介質區的VDMOS器件的制備方法，其特征在于，包括如下步驟：

S1：提供襯底，在所述襯底上形成漏區、漂移區、JFET區、溝道區和源區；

S2：依次制備柵介質、柵極、隔離介質和源極金屬；

S3：減薄襯底，將做好正面結構的VDMOS圓片正面貼膜；

S4：在VDMOS圓片背面覆蓋掩蔽層，然后光刻；

S5：在掩蔽膜的掩蔽下對襯底進行刻蝕，形成應變介質區；

S6：在應變介質區內淀積應變介質材料，使得應變介質區內填滿應變介質材料，并且襯底背面完全被應變介質材料覆蓋；

S7：對襯底背面進行化學機械拋光，使得襯底背面的漏區露出；

S8：揭去硅片正面的保護膜。

9.如權利要求8所述的背面嵌入應變介質區的VDMOS器件的制備方法，其特征在于，形成所述應變介質區的方法為濕法刻蝕或干法刻蝕。

10.如權利要求8所述的背面嵌入應變介質區的VDMOS器件的制備方法，其特征在于，在所述步驟S1中還可以包括：在所述襯底上形成重摻雜區，所述重摻雜區位于所述源區的下方并與所述溝道區相連，所述重摻雜區的摻雜類型與溝道區相同且其摻雜濃度高于溝道區或與溝道區相同，當所述重摻雜區的摻雜濃度與所述溝道區的摻雜濃度相同時，所述重摻雜區與所述溝道區一體形成。