[發明專利]穿襯底互連件的形成方法

有效

• 申請號: 201110415712.6
• 申請日: 2008-07-16
• 公開（公告）號: CN102522369A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 戴維·普拉特;安迪·珀金斯
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 沈錦華

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2008年07月16日、申請號為200880102877.4、發明名稱為“穿襯底互連件的形成方法”的發明專利申請案。

技術領域

本文所揭示的實施例涉及穿襯底互連件的形成方法。

背景技術

通常使用半導體襯底來制造集成電路。在電路的制造過程中使用多種工藝，包含(例如)材料沉積、材料蝕刻、摻雜、光刻、金屬化、氧化等。最常見的是，在單個襯底(通常被稱為晶片)上形成多個相同的集成電路，以界定個別電路裸片。這些電路裸片最終被分割(singulate)成分離的裸片或芯片，其接著被封裝。在其它應用中，可將單個晶片或其它襯底制造成包括一個或一個以上不同集成電路，且可不經分割。不管怎樣，集成電路制造的一貫目標是制作更密且更小的裝置及由此所得的集成電路。

一種增加半導體組合件中的密度的方式是一個接一個地向上堆疊個別襯底(例如半導體裸片)。可(例如)在分割之前通過在一個或一個以上半導體裸片中的通孔中形成導電通路來互連所堆疊的半導體裸片。所述通路中的每一者的內部可涂覆有電絕緣材料接著是導電材料，以將通路電連接到制造在襯底的主要電路側上的集成電路。因此，導電通路提供從半導體襯底的主要電路側到其后側或后表面的導電路徑，以與另一襯底導電接觸。

當接近完成時且在分割之前，集成電路裸片通常在襯底的一側或兩側上具備一個或一個以上介電鈍化層。此些層可對下伏電路提供絕緣保護、應力緩沖和/或防濕屏障中的一者或一者以上。接著形成穿過鈍化層并進入襯底的半導電和其它材料中的通孔通路。如上文所述，為了使穿襯底互連件的導電部分與襯底的其它部分隔離，用一種或一種以上電絕緣材料來為通路加襯里。隨著通路的通道變窄，在其中形成導電材料之前用介電材料完全為此通路的側壁加襯里可能存在問題。一種這樣做的現存方式包括脈沖化學氣相沉積包括氧化鋁的材料。所述包括氧化鋁的材料沉積在介電層上并進入通路中以為通路的側壁加襯里。包括氧化鋁的材料、鈍化介電材料以及襯底的材料之間熱膨脹系數的不同可能會不合意地造成這些材料中的一者或一者以上分離和破裂。

發明內容

本發明涵蓋形成穿襯底互連件的各種方法。在一個實施例中，形成進入包括第一和第二主要側的半導體襯底的半導電材料中的通路。所述通路從所述第一主要側形成到導電接合墊，所述導電接合墊被接納為更接近所述第二主要側而非所述第一主要側。涂施液體電介質，以相對于所述第一主要側至少為所述通路的側壁的正視看來最外面的部分加襯里。使所述通路內的所述液體電介質凝固。在所述通路內在所述凝固電介質上形成導電材料，并用所述導電材料形成穿襯底互連件。本發明揭示其它實施例和實施方案。

附圖說明

圖1是在根據本發明實施例的過程中的半導體襯底的示意性截面圖。

圖2到圖5說明本發明的方法實施例。

圖6是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。

圖7和圖8說明本發明的方法實施例。

圖9是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。

圖10到圖12說明本發明的方法實施例。

圖13是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。

圖14到圖17說明本發明的方法實施例。

圖18是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。

圖19是在根據本發明實施例的過程中的另一半導體襯底的示意性截面圖。

圖20和圖21說明本發明的方法實施例。

具體實施方式

本發明的實施例涵蓋形成穿襯底互連件(有時在現存技術中被稱為穿晶片互連件)的方法。在本文獻的上下文中，“穿襯底互連件”是從半導體襯底的后側延伸到形成于襯底的前側上或接近襯底的前側的集成電路的導電互連件。另外在本文獻的上下文中，半導體襯底的“前側”是襯底的兩個主要相對側中主要從其制造集成電路的電路組件的一側(另一側為“后側”)。另外在本文獻的上下文中，將術語“半導體襯底”或“半導電襯底”定義為表示包括半導電材料的任何構造，所述半導電材料包含(但不限于)例如半導電晶片(單獨地或以其上包括其它材料的組合件的形式)等塊狀半導電材料，以及半導電材料層(單獨地或以包括其它材料的組合件的形式)。術語“襯底”指代包含(但不限于)上文所述的半導電襯底的任何支撐結構。