[發明專利]MOS器件及其形成方法

有效

• 申請號: 201110415261.6
• 申請日: 2011-12-13
• 公開（公告）號: CN103165427A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 劉金華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其涉及一種MOS器件及其形成方法。

背景技術

MOS器件是集成電路中的基本元件之一。近年來，半導體行業中出現了采用在半導體區域上形成金屬硅化物來減小現有的MOS器件的接觸電阻。

圖1所示為現有技術中的金屬硅化物MOS器件的結構示意圖。參考圖1，該MOS器件包括：半導體襯底10、形成在襯底10上的柵極絕緣層11以及柵極12，該柵極絕緣層11以及柵極12的側邊形成有絕緣側墻13，柵極12兩側形成有均具有深結與淺結的源區14與漏區15；此外，柵極12、源區14與漏區15形成有金屬硅化物(見圖1中陰影區域)以減小接觸電阻。

然而，本發明人發現，上述結構存在一些缺陷，具體地講，該結構的硅化物在源區14與漏區15的覆蓋范圍太小，以致溝道內形成電子流或空穴流時，電阻過大；但減薄該側墻13，形成大的覆蓋范圍的硅化物時，又會造成源區14與漏區15出現漏電現象。

有鑒于此，實有必要提出一種新的MOS器件及其形成方法，既可以減小接觸電阻，又不會造成源區與漏區漏電現象的。

發明內容

本發明實現的目的是提出一種新的MOS器件及其形成方法，既可以減小接觸電阻，又不會造成源區與漏區漏電現象。

為實現上述目的，本發明提供一種MOS器件的形成方法，包括：

提供半導體襯底；所述半導體襯底至少包括三個區域，其中，第一區域用于形成柵極區，與第一區域相鄰的第二區域、第三區域分別用于形成源區與漏區；

刻蝕所述第一區域的半導體襯底形成開口，在所述開口內形成柵極絕緣層，之后形成部分位于所述開口內的柵極層；

在所述第二區域、第三區域分別進行不同深度的摻雜，形成均具有深結與淺結的源區與漏區；

在所述柵極層形成金屬硅化物柵，源區與漏區形成金屬硅化物接觸。

可選地，刻蝕所述第一區域的半導體襯底形成開口，在所述開口內形成柵極絕緣層，之后形成部分位于所述開口內的柵極層步驟包括：

在所述半導體襯底上形成第一介電層；

在所述第一介電層上定義出柵極區域；去除所述柵極區域的所述第一介電層及部分半導體襯底形成所述開口；

淀積柵極絕緣材質形成柵極絕緣層，所述柵極絕緣材質未填滿所述開口；

淀積柵極材質形成柵極層，所述柵極材質填滿所述開口，去除開口外的所述柵極絕緣材質及柵極材質；

去除所述第二區域與第三區域的第一介電層。

可選地，刻蝕所述第一區域的半導體襯底形成開口，在所述開口內形成柵極絕緣層，之后形成部分位于所述開口內的柵極層步驟包括：

在所述半導體襯底上依次形成第一介電層與第二介電層；

在所述第二介電層上定義出柵極區域；去除所述柵極區域的所述第二介電層、所述第一介電層及部分半導體襯底形成所述開口；

淀積柵極絕緣材質形成柵極絕緣層，所述柵極絕緣材質未填滿所述開口；

淀積柵極材質形成柵極層，所述柵極材質填滿所述開口，去除開口外的所述柵極絕緣材質及柵極材質；

去除所述第二區域與第三區域的第一介電層及第二介電層。

可選地，在所述第二區域、第三區域分別進行不同深度的摻雜，形成均具有深結與淺結的源區與漏區步驟包括：

在所述柵極層兩側形成第一側墻；

對所述第二區域與所述第三區域進行離子注入形成深結；

去除所述第一側墻；

在所述柵極層兩側形成第二側墻，所述第二側墻厚度小于所述第一側墻；

對所述第二區域與所述第三區域進行離子注入形成淺結。

可選地，在所述柵極層形成金屬硅化物柵，源區與漏區形成金屬硅化物接觸步驟包括：

在所述柵極層、源區與漏區淀積金屬層；

高溫下，所述柵極層材質、源區材質與漏區材質分別與其上的金屬層反應形成金屬硅化物。

可選地，所述半導體襯底為硅，所述金屬層材質為鈦、鋰、鈣、鎂、鐵中的至少一種。

可選地，所述第一介電層材質為二氧化硅。

可選地，所述第一介電層材質為二氧化硅，所述第二介電層材質為氮化硅，去除開口外的所述柵極絕緣材質及柵極材質步驟中，所述去除方法為CMP。

可選地，所述第一側墻材質為氮化硅，所述第二側墻材質為二氧化硅。