[發(fā)明專利]一種減少DDR2初始化時(shí)間的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201110415028.8
• 申請(qǐng)日: 2011-12-13
• 公開(kāi)（公告）號(hào): CN102426850A
• 公開(kāi)（公告）日: 2012-04-25
• 發(fā)明（設(shè)計(jì)）人: 李靜;劉朝輝;竇曉光;張磊;白宗元;紀(jì)奎
• 申請(qǐng)（專利權(quán)）人: 曙光信息產(chǎn)業(yè)（北京）有限公司
• 主分類號(hào): G11C7/20
• 分類號(hào): G11C7/20;G11C11/4072
• 代理公司: 北京安博達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11271
• 代理人: 徐國(guó)文

技術(shù)領(lǐng)域

本發(fā)明屬于DDR2內(nèi)存控制器設(shè)計(jì)領(lǐng)域，一種減少DDR2初始化時(shí)間的方法。

背景技術(shù)

在通用DDR2內(nèi)存控制器設(shè)計(jì)中，對(duì)DDR2的上電初始化是嚴(yán)格按照J(rèn)EDEC規(guī)范執(zhí)行。從附圖1可以看出，初始化過(guò)程必須至少執(zhí)行2次刷新操作，而DDR2內(nèi)存顆粒的刷新時(shí)間開(kāi)銷在DDR2的初始化操作中最大。單次刷新時(shí)間開(kāi)銷從75ns到197.5ns之間。由此可以得出DDR2初始化的時(shí)間除去固定時(shí)間開(kāi)銷后，大部分時(shí)間開(kāi)銷是由刷新引起。而DDR2內(nèi)存顆粒的刷新電流在DDR2的操作中最大，如果刷新消耗時(shí)間越長(zhǎng)，功耗則越大。本發(fā)明可以解決現(xiàn)有技術(shù)中的刷新時(shí)間過(guò)長(zhǎng)的問(wèn)題，精簡(jiǎn)刷新過(guò)程，提高初始化效率。

專利號(hào)CN200910253837.6(存儲(chǔ)器元件的初始化方法)公開(kāi)了一種存儲(chǔ)器元件的初始化方法，包括傳送至少N+1個(gè)時(shí)鐘周期給該存儲(chǔ)器元件，其中N為該存儲(chǔ)器元件輸出串行數(shù)據(jù)位數(shù)。在這些時(shí)鐘周期中的一個(gè)時(shí)鐘周期期間，傳送第一起訖信號(hào)給該存儲(chǔ)器元件。在這些時(shí)鐘周期中的另一個(gè)時(shí)鐘周期期間，傳送第二起訖信號(hào)給該存儲(chǔ)器元件。

專利號(hào)CN02131526.4(半導(dǎo)體存儲(chǔ)裝置中產(chǎn)生初始化信號(hào)的方法)公開(kāi)了一種用于產(chǎn)生初始化信號(hào)的方法，該初始化信號(hào)能夠防止由于施加外部電源引起的安裝在半導(dǎo)體存儲(chǔ)裝置中的內(nèi)部電路的初始不穩(wěn)定運(yùn)行。該方法包括步驟：(a)接收用于對(duì)半導(dǎo)體存儲(chǔ)裝置進(jìn)行預(yù)充電的預(yù)充電指令；(b)根據(jù)所接收的預(yù)充電指令激活初始化信號(hào)達(dá)到第一電平；(c)在收到預(yù)充電指令后接收用于刷新半導(dǎo)體存儲(chǔ)裝置的刷新指令；(d)在收到刷新指令后接收用于設(shè)置半導(dǎo)體存儲(chǔ)裝置的運(yùn)行模式的模式設(shè)置指令；以及(e)根據(jù)所接收的模式設(shè)置指令去激活初始化信號(hào)達(dá)到第二電平。

現(xiàn)有技術(shù)的DDR2上電初始化順序執(zhí)行，時(shí)間開(kāi)銷沒(méi)有任何減小。

發(fā)明內(nèi)容

本發(fā)明克服現(xiàn)有技術(shù)不足，采用一種錯(cuò)峰疊加的刷新方法。

本發(fā)明提供了一種減少DDR2初始化時(shí)間的方法，采用錯(cuò)峰疊加的刷新方法。

本發(fā)明提供的減少DDR2初始化時(shí)間的方法，初始化刷新時(shí)，在給出第一個(gè)刷新命令的若干周期后，緊接著給出第二個(gè)刷新命令。

本發(fā)明提供的減少DDR2初始化時(shí)間的方法，第二個(gè)刷新命令有效時(shí)間為內(nèi)存顆粒的刷新周期T。

本發(fā)明提供的減少DDR2初始化時(shí)間的方法，第一個(gè)和第二個(gè)刷新命令之間的時(shí)間間隔遠(yuǎn)遠(yuǎn)小于T。

本發(fā)明提供的減少DDR2初始化時(shí)間的方法，第一個(gè)和第二個(gè)刷新命令之間的時(shí)間間隔為5個(gè)時(shí)鐘周期。

本發(fā)明提供的減少DDR2初始化時(shí)間的方法，內(nèi)存為SDRAM。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于：因?yàn)榈谝粋€(gè)和第二個(gè)刷新命令之間的時(shí)間間隔遠(yuǎn)遠(yuǎn)小于T，大幅減少DDR2初始化時(shí)間，提高初始化效率，降低功耗。

附圖說(shuō)明

圖1是本發(fā)明DDR2上電初始化順序示意圖；

圖2是本發(fā)明時(shí)鐘周期示意圖。

具體實(shí)施方式

在通用DDR2內(nèi)存控制器設(shè)計(jì)中，對(duì)DDR2的上電初始化是嚴(yán)格按照J(rèn)EDEC規(guī)范執(zhí)行。從附圖1可以看出，初始化過(guò)程必須至少執(zhí)行2次刷新操作，而DDR2內(nèi)存顆粒的刷新時(shí)間開(kāi)銷在DDR2的操作中最大。單次刷新時(shí)間開(kāi)銷從75ns到197.5ns之間。由此可以得出DDR2初始化的時(shí)間除去固定時(shí)間開(kāi)銷后，大部分時(shí)間開(kāi)銷是由刷新引起。而DDR2內(nèi)存顆粒的刷新電流在DDR2的操作中最大，如果刷新消耗時(shí)間越長(zhǎng)，功耗則越大。

采用一種錯(cuò)峰疊加的刷新方法，在不影響功能的情況下，可以有效減少DDR2的刷新時(shí)間開(kāi)銷，進(jìn)一步減少DDR2的初始化時(shí)間。如附圖2所示，錯(cuò)峰疊加的原理簡(jiǎn)圖如下：

初始化刷新時(shí)，在給出第一個(gè)刷新命令后的若干后周期后(附圖中為5個(gè)周期)，緊接著給出第二個(gè)刷新命令，第二個(gè)刷新命令有效時(shí)間為內(nèi)存顆粒的刷新周期T。這個(gè)2次刷新時(shí)間開(kāi)銷為T+5tck，而若按照正常的刷新方法，則刷新時(shí)間開(kāi)銷應(yīng)該為2T，而T＞＞5tck，這樣大大節(jié)省了刷新時(shí)間開(kāi)銷，有效減少DDR2初始化時(shí)間，進(jìn)一步提高了初始化效率。

第一個(gè)和第二個(gè)刷新命令之間的時(shí)間間隔可靈活選擇。而不僅限于附圖2中的5個(gè)時(shí)鐘周期。

以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，所述領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：依然可以對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行修改或者同等替換，而未脫離本發(fā)明精神和范圍的任何修改或者等同替換，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。