[發明專利]一種基于移位寄存器的抗干擾方法

有效

• 申請號: 201110414928.0
• 申請日: 2011-12-13
• 公開（公告）號: CN102568598A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 饒秀勤;應義斌
• 申請（專利權）人: 浙江大學
• 主分類號: G11C19/28
• 分類號: G11C19/28
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 林懷禹

技術領域

本發明涉及一種工業現場抗干擾的方法，尤其是涉及一種基于移位寄存器的抗干擾方法。

背景技術

工廠企業在生產過程中會經常有一些大型用電設備(如電動機等)頻繁啟動、停止，在工業現場造成一些容性、感性的干擾，影響到工作設備正常工作。

其次，自然界中的雷電也是一種主要的自然干擾源，雷電產生的干擾可以傳輸到數千公里以外。其時域波形是疊加在一竄隨機脈沖背景上的一個大尖峰脈沖。

電磁干擾傳播途徑一般也分為兩種：傳導耦合方式和輻射耦合方式。

傳導耦合方式：在干擾源和工作設備之間有完整的電路連接時，干擾信號沿著這個連接電路傳遞到工作設備，產生干擾現象。

輻射耦合方式：輻射傳輸是干擾源產生的干擾信號以電磁波的形式傳播到工作設備。

目前常用的提高設備抗干擾能力的方法主要有：

·設法降低電磁波輻射源或傳導源；

·切斷耦合路徑；

·增加接收器的抗干擾能力。

常用的克服干擾電路一般是通過RC充放電電路、配合555集成電路芯片或其他的組合邏輯電路來實現。其原理是假定干擾脈沖為正脈沖，根據干擾脈沖的高電平的寬度來設定RC充放電電路的時間常數，將脈沖高電平的寬度小于設定值的脈沖判斷為干擾信號。其缺點是：干擾脈沖并非都是正脈沖，當干擾脈沖為負脈沖且疊加在正常脈沖的高電平上時，會將正常脈沖分割成多個脈沖，其高電平的寬度或大于RC充放電電路的時間常數，或小于RC充放電電路的時間常數，造成脈沖判斷失誤。

發明內容

本發明的目的在于提供一種基于移位寄存器的抗干擾方法，是通過對脈沖細分、移位寄存器記錄和加法器疊加來將脈沖寬度轉換成電壓值，再與設定的電壓值相比較來判斷脈沖信號是否為干擾信號。

本發明解決其技術問題所采用的技術方案是：

本發明時鐘脈沖發生器連接在移位寄存器的時鐘輸入端Clock上，整形電路連接在移位寄存器的數據輸入端Data上，移位寄存器的數據輸出端Q1、Q2、...Qn連接在放大器的多個輸入端，放大器的輸入端連接在比較器的同相端，閾值設定電路連接在比較器的反相端上；

閾值設定電路的閾值電壓按如下方式計算：

移位寄存器的輸出高電平電壓為U_H，低電平電壓為U_L，移位寄存器的數據輸出端數量為N，放大器的對各個輸入端的放大倍數均為K，最大干擾脈沖寬度為M，則閾值設定電路(4)的閾值電壓為U_T由公式(1)確定：

U_TL＜U_T＜U_TH???????????????????????????????(1)

其中：

U_TL＝K×(N-M-1)×U_H+K×(M+1)×U_L???????????(2)

U_TH＝K×(N-M)×U_H+K×M×U_L?????????????????(3)

本發明具有的有益的效果是：

本發明通過脈沖細分、移位寄存器記錄和加法器疊加來將脈沖寬度轉換成電壓值，克服了RC充放電電路中負向脈沖分割正常脈沖造成脈沖判斷失誤。

附圖說明

圖1是本發明的結構框圖。

圖2是本發明的一個實施例。

圖中：1、整形電路，2、移位寄存器，3、時鐘脈沖發生器，4、閾值設定電路，5、放大器，6、比較器。

具體實施方式

如圖1所示，本發明由整形電路1，移位寄存器2，時鐘脈沖發生器5，閾值設定電路4，放大器5和比較器6組成。

如圖1所示，時鐘脈沖發生器5連接在移位寄存器2的時鐘輸入端Clock上，整形電路1連接在移位寄存器2的數據輸入端Data上，移位寄存器2的數據輸出端Q1、Q2、...Qn連接在放大器5的多個輸入端，放大器5的輸入端連接在比較器6的同相端，閾值設定電路4連接在比較器6的反相端上。

閾值設定電路4的閾值電壓按如下方式計算：

移位寄存器2的輸出高電平電壓為U_H，低電平電壓為U_L，移位寄存器2的數據輸出端數量為N，放大器5的對各個輸入端的放大倍數均為K，最大干擾脈沖寬度為M，則閾值設定電路4的閾值電壓為U_T由公式(1)確定：