[發(fā)明專利]一種高速掃頻裝置及其實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201110414479.X
• 申請日: 2011-12-13
• 公開（公告）號: CN102523596A
• 公開（公告）日: 2012-06-27
• 發(fā)明（設計）人: 施鋒;朱宇霞;鄭運驥
• 申請（專利權(quán)）人: 北京北方烽火科技有限公司
• 主分類號: H04W24/02
• 分類號: H04W24/02
• 代理公司: 北京信遠達知識產(chǎn)權(quán)代理事務所(普通合伙) 11304
• 代理人: 王學強

1.一種高速掃頻裝置，其特征在于，包括：數(shù)據(jù)采集單元、選頻濾波單元、處理單元；其中，

數(shù)據(jù)采集單元，用于采集蜂窩網(wǎng)絡下行信號；經(jīng)低噪聲放大后，發(fā)送至所述選頻濾波單元；

選頻濾波單元，用于在所述處理單元控制下，選擇不同的聲表濾波器，進行射頻頻帶的選擇；同時將經(jīng)過射頻頻帶選擇的信號直接變換為模擬基帶信號；

所述處理單元，控制所述選頻濾波單元選擇不同的聲表濾波器，進行射頻頻帶的選擇；對所述模擬基帶信號進行解調(diào)。

2.根據(jù)權(quán)利要求1所述的高速掃頻裝置，其特征在于，所述處理單元配置有射頻鎖相環(huán)實現(xiàn)IQ正交解調(diào)器的頻點選擇，對所述模擬基帶信號進行解調(diào)得到兩路數(shù)字基帶信號。

3.根據(jù)權(quán)利要求2所述的高速掃頻裝置，其特征在于，所述數(shù)據(jù)采集單元包括一副天線和與所述天線相連的第一低噪聲放大器。

4.根據(jù)權(quán)利要求3所述的高速掃頻裝置，其特征在于，所述選頻濾波單元包括第一射頻開關(guān)，多個不同的聲表濾波器和第二射頻開關(guān)；

所述第一射頻開關(guān)與所述低噪聲放大器相連；所述多個不同的聲表濾波器分別與所述第一射頻開關(guān)、第二；所述第一射頻開關(guān)、第二射頻開關(guān)接受所述處理單元的控制。

5.根據(jù)權(quán)利要求4所述的高速掃頻裝置，其特征在于，所述選頻濾波單元進一步包括與所述第二射頻開關(guān)相連的數(shù)控增益放大器和第一低噪聲放大器；

所述數(shù)控增益放大器，對所選擇的射頻頻帶的射頻通道信號增益進行控制放大。

6.根據(jù)權(quán)利要求1所述的高速掃頻裝置，其特征在于，所述處理單元包括數(shù)字信號處理器DSP和現(xiàn)場可編程門陣列FPGA；

數(shù)字信號處理器DSP，用于支持多模基帶處理，與后臺通信，以及小區(qū)的搜索、測量；

根據(jù)需要掃描通道數(shù)，數(shù)字信號處理器DSP作為現(xiàn)場可編程門陣列FPGA的一個異步存儲設備，通過讀寫現(xiàn)場可編程門陣列FPGA內(nèi)部的寄存器，實現(xiàn)對現(xiàn)場可編程門陣列FPGA內(nèi)部各個功能模塊的控制；

現(xiàn)場可編程門陣列FPGA，根據(jù)數(shù)字信號處理器DSP給出的控制信息，控制選頻濾波單元的接收頻點和通道增益參數(shù)。

7.根據(jù)權(quán)利要求6所述的高速掃頻裝置，其特征在于，所述現(xiàn)場可編程門陣列進一步包括數(shù)字下變頻DDC的多通道結(jié)構(gòu)處理所述數(shù)字基帶信號。

8.根據(jù)權(quán)利要求6所述的高速掃頻裝置，其特征在于，所述現(xiàn)場可編程門陣列進一步連接有GPS，和/或，PC；

GPS，主要提供地理信息和空口的時鐘信息，同時提供自動頻率控制的參考信號來調(diào)整本振工作頻率，保持與空口的時鐘同步；

9.根據(jù)權(quán)利要求6所述的高速掃頻裝置，其特征在于，所述裝置進一步包括：

時鐘單元：產(chǎn)生單板需要的工作時鐘并分配到各個模塊，同時根據(jù)空口的同步信息調(diào)整時鐘精度。

10.一種高速掃頻實現(xiàn)方法，其特征在于，包括以下步驟：

采集蜂窩網(wǎng)絡下行信號；

經(jīng)低噪聲放大后，選擇不同的聲表濾波器，進行射頻頻帶的選擇；同時將經(jīng)過射頻頻帶選擇的信號直接變換為模擬基帶信號；

選擇不同的聲表濾波器，進行射頻頻帶的選擇；

對所述模擬基帶信號進行解調(diào)。