[發(fā)明專利]具有阻變器件的半導體器件

有效

• 申請?zhí)枺?/td>: 201110413950.3
• 申請日: 2011-12-13
• 公開（公告）號: CN102569649A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設計）人: 白承范;具滋春;李泳昊;金珍赫
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G11C13/00
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;許偉群

1.一種半導體存儲器件，包括：

多個字線，所述多個字線垂直地形成在半導體襯底的表面上，其中，所述多個字線中的每一對字線形成字線組；

多個位線，所述多個位線被形成為平行于所述半導體襯底的所述表面，其中，所述位線以一個層疊在另一個之上的形式層疊在所述字線組中的一個字線組的一對字線之間；以及

單位存儲器單元，所述單位存儲器單元被設置在所述位線中的各個位線與所述一個字線組的所述一對字線中的相鄰的一個字線之間。

2.如權利要求1所述的半導體存儲器件，其中，所述單位存儲器單元每個都包括：

第一開關層，所述第一開關層被形成為與各個所述位線接觸；

第二開關層，所述第二開關層被形成在所述第一開關層的外側壁上；以及

阻變器件層，所述阻變器件層被形成在所述第二開關層與相應的字線之間。

3.如權利要求2所述的半導體存儲器件，其中，所述第一開關層是具有第一導電性的多晶硅層。

4.如權利要求3所述的半導體存儲器件，其中，所述第二開關層是具有與所述第一導電性相反的第二導電性的多晶硅層。

5.如權利要求2所述的半導體存儲器件，其中，所述阻變器件層包含電阻根據施加的電流或電壓而變化的材料。

6.如權利要求2所述的半導體存儲器件，其中，所述第一開關層被設置在所述相應的位線的側壁上。

7.如權利要求2所述的半導體存儲器件，其中，所述第二開關層被設置在各個所述位線之上。

8.如權利要求1所述的半導體存儲器件，其中，所述多個字線彼此電絕緣。

9.如權利要求1所述的半導體存儲器件，其中，層疊的所述位線通過絕緣層而彼此絕緣。

10.如權利要求1所述的半導體存儲器件，其中，兩個字線組中的字線被配置成共用一個字線，使得兩個字線組中的字線數為3。

11.如權利要求1所述的半導體存儲器件，其中，所述字線由金屬材料形成。

12.如權利要求1所述的半導體存儲器件，其中，所述字線每個都包括：

阻變器件圖案，所述阻變器件圖案垂直于所述半導體襯底的所述表面延伸；和

金屬圖案，所述金屬圖案形成在所述阻變器件圖案上。

13.如權利要求1所述的半導體存儲器件，其中，所述單位存儲器單元包括一對存儲器單元，所述一對存儲器單元被設置在所述位線中的各個位線的兩側，并且各個位線被設置在所述一個字線組的所述一對字線之間。

14.如權利要求1所述的半導體存儲器件，其中，所述字線組中的一個字線組的字線通過支撐圖案與所述字線組中的另一個字線組的字線分隔開。

15.一種半導體存儲器件，包括：

一對字線，所述一對字線垂直地形成在半導體襯底的表面上；

多個位線，所述多個位線被設置成平行于所述半導體襯底的所述表面，其中，所述位線彼此等間距間隔開并且以一個層疊在另一個上的形式層疊在所述一對字線之間；

第一單位存儲器單元，所述第一單位存儲器單元被形成在各個位線與所述一對字線中的一個字線之間；

第二單位存儲器單元，所述第二單位存儲器單元被形成在各個位線與所述一對字線中的另一個字線之間，

其中，所述第一單位存儲器單元和所述第二單位存儲器單元以平行于所述半導體襯底的所述表面且垂直于所述各個位線的方式延伸。

16.如權利要求15所述的半導體存儲器件，其中，所述第一單位存儲器單元和所述第二單位存儲器單元中的至少一個包括：

第一開關層，所述第一開關層被形成為與各個所述位線接觸；

第二開關層，所述第二開關層被設置在所述第一開關層的外側壁上；以及

阻變器件層，所述阻變器件層被形成在所述第二開關層的外側壁與相鄰的字線之間。

17.如權利要求16所述的半導體存儲器件，其中，所述第一開關層被設置在各個所述位線的一個側壁上。

18.如權利要求16所述的半導體存儲器件，其中，所述第一開關層被形成為與各個所述位線的底部接觸。