[發明專利]一種OTP存儲單元及其制作方法

有效

• 申請號: 201110413801.7
• 申請日: 2011-12-13
• 公開（公告）號: CN103165614A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 蔡建祥;許宗能;杜鵬;周瑋
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及存儲器的器件結構及相關制作工藝，尤其涉及一種一次可編程(OTP，one?time?programmable)存儲器的存儲單元結構及其制作方法，屬于半導體器件制造領域。

背景技術

目前比較流行的系統集成芯片或微處理芯片，都需要一個存儲器來儲存系統代碼，由于邏輯和常規存儲器的制作流程差異很大，比較傳統的方式是在邏輯制程中引入只讀存儲器(ROM)。但是只讀存儲器的制作在晶圓流片的過程中就需要定義，一定程度上制約了系統編碼的靈活性。針對只讀存儲器的這一缺點，可以通過電路板分別把邏輯芯片和存儲器芯片封裝在一起，這樣的話系統代碼可以通過存儲器芯片內容的改變而改變。但是這樣的方式因為需要兩塊或者以上的芯片，制造成本會相當的高，封裝的成本也會很高，而且芯片的面積也很大，同時，由于信號需要通過電路板來傳遞，很容易受到雜訊干擾。

一種一次可編程(OTP)存儲器，由于其成本較低且與邏輯制程相兼容，近年來得到了廣泛的應用。通過在集成電路芯片中加入OTP存儲器來替代傳統的ROM只讀存儲器，可以極大的提高芯片系統代碼的靈活性。也就是說，當晶圓流片結束后，可以通過編碼的形式將代碼寫入OTP存儲器，這樣可以針對不同的客戶和產品實現無差別化，即可以針對不同的客戶提供不同的代碼以實現不同的功能。OTP存儲器通常由OTP存儲單元陣列和與之相匹配的外圍電路組成，現有的OTP存儲單元一般由一個耦合電容(或NMOS選通管)加一個浮柵晶體管(NMOS晶體管)構成，可以通過熱電子注入(HCI，hot?carrier?injection)等方法對其編程，使電子儲存于多晶硅浮柵上，然后利用閾值電壓的大小來判斷浮柵上有無注入電子，由此在一個單元表征出0或1。

然而，這種現有的OTP存儲單元對應每一個浮柵晶體管都需要一個耦合電容，電容耦合部分通常面積較大，極大的占用了存儲器的面積，并且其制造工藝也是比較復雜的。

發明內容

本發明要解決的技術問題在于提供一種新型的OTP存儲單元及其制作方法，該OTP存儲單元占用面積小，制作方法較簡單，成本較低。

為了解決上述技術問題，本發明采用如下技術方案：

一種OTP存儲單元，包括：

半導體襯底；

位于所述半導體襯底上的柵介質層；

位于所述柵介質層上的柵極；

位于所述柵極周圍的氮化硅側墻結構；

位于所述柵極與所述氮化硅側墻結構之間的側壁介質層；

以及位于所述柵極兩側的源極和漏極；

其中，所述氮化硅側墻結構用于存儲電子。

作為本發明的優選方案，所述半導體襯底為單晶硅襯底。

作為本發明的優選方案，所述柵介質層的材料為氧化硅或其他高介電常數材料。

作為本發明的優選方案，所述柵極的材料為多晶硅。

作為本發明的優選方案，所述側壁介質層的材料為氧化硅。

作為本發明的優選方案，所述氮化硅側墻結構的厚度為500-1000nm。

作為本發明的優選方案，所述側壁介質層的厚度為50-100nm。

一種OTP存儲單元的制作方法，包括以下步驟：

步驟一、在半導體襯底上形成一層柵介質層，再在所述柵介質層上形成一層柵極材料層；

步驟二、將所述柵極材料層圖形化，形成柵極；

步驟三、在所述柵極的側壁形成側壁介質層；

步驟四、在側壁形成有側壁介質層的柵極上沉積氮化硅，使氮化硅將柵極和側壁介質層完全包裹；

步驟五、利用刻蝕工藝去除多余的氮化硅，在側壁形成有側壁介質層的柵極周圍形成氮化硅側墻結構；

步驟六、在所述柵極兩側形成源極和漏極。

作為本發明的優選方案，步驟一中，所述半導體襯底為單晶硅襯底；所述柵極材料層為多晶硅層。

作為本發明的優選方案，步驟二中，利用光刻和刻蝕工藝將所述柵極材料層圖形化形成柵極。

作為本發明的優選方案，先在所述柵極材料層表面形成保護層后，再進行步驟二的圖形化操作，直到完成步驟六之后再去除所述保護層，露出柵極，以便進行后續的電極連接。

進一步優選的，在所述柵極材料層表面沉積高溫氧化層(HTO)作為所述保護層。

作為本發明的優選方案，步驟三中，利用熱氧化法在所述柵極側壁形成側壁介質層。

作為本發明的優選方案，步驟六中，采用離子注入在所述柵極兩側未被氮化硅側墻結構覆蓋的半導體襯底內形成源極和漏極。

本發明的有益效果在于：