[發明專利]準絕緣體上硅場效應晶體管的制備方法

有效

• 申請號: 201110412645.2
• 申請日: 2011-12-12
• 公開（公告）號: CN103165509A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 卜偉海;康勁
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/336
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造領域，尤其涉及準絕緣體上硅(SOI)場效應晶體管的制備方法。

背景技術

場效應晶體管(FET)一直是用來制造專用集成電路芯片、靜態隨機存儲器(SRAM)芯片等產品的主導半導體技術。隨著半導體器件的日趨小型化，FET短溝道效應愈發嚴重，為解決如當FET進入22nm節點后的短溝道效應及其他，進而發展出采用SOI(silicon?on?insulator，絕緣體上硅)技術的場效應晶體管。

SOI場效應晶體管相較傳統體硅FET具有許多優勢，如抗輻射、無栓鎖效應、源漏寄生電容小以及可以有效地抑制短溝道效應等，但是SOI場效應晶體管也有固有的缺點，由于SOI中的埋氧層的熱導率比較小，僅為體硅熱導率的1％左右，所以導致SOI場效應晶體管工作時產生的熱量不能及時耗散，因而產生嚴重的自熱效應(self?heating)，熱量的積累將造成器件的溫度升高，遷移率的退化，從而引起注入驅動電流下降、工作點不穩定等問題。

為了解決SOI場效應晶體管的自熱效應，在SOI技術的基礎上進一步發展出準SOI技術，如圖1所示的準SOIMOSFET(金屬氧化物半導體場效應管)，包括襯底1、STI(淺溝槽隔離)2、柵氧化層3以及柵極4，側壁氧化層5形成在柵極4兩側，L型埋氧層7形成與襯底1與源漏極6之間，MOS的溝道下方沒有埋氧層，讓溝道與襯底1相連，而源漏區6絕大部分由L型埋氧層包圍，即在常規SOI場效應晶體管溝道下方的埋氧層7開一個窗口，使器件工作時產生的熱量可以通過埋氧層7中的窗口經硅襯底及時耗散出去。

現有實現準SOI場效應晶體管一般采用圖形化注氧隔離(SIMOX)技術或選擇性外延(selective?epitaxy)等方法和工藝，而這些方法，如SIMOX技術中，注入的氧經高溫退火形成的SiO2體積會膨脹，導致埋氧層和體硅之間過渡區域存在大量缺陷，且這些工藝需要特定的設備，制備流程也比較復雜，并與傳統場效應晶體管工藝兼容性差，限制了SOI在集成電路的應用。

中國專利申請200410101391.2提供了一種準SOI場效應晶體管的制備方法，其采用傳統場效應晶體管的工藝方法形成柵極和柵氧化層后，通過刻蝕凹陷源漏區體硅，并對凹陷的體硅進行熱氧化形成埋氧層，再沉積源漏材料形成源漏區，從而實現準SOI結構。雖然該方法流程簡單，與傳統場效應晶體管的工藝兼容性好，但是由于其埋氧層是通過熱氧化體硅形成的，在熱氧化工藝中，高溫會對柵氧化層產生負面影響，引起器件電性能退化，所以該方法仍需改進。

發明內容

本發明提供了一種準絕緣體上硅場效應晶體管的制備方法，解決現有工藝方法高溫熱氧化形成埋氧層時對柵氧化層產生負面影響的問題。

本發明采用的技術手段如下：一種準絕緣體上硅場效應晶體管的制備方法，包括：

提供半導體襯底，并在所述半導體襯底上形成淺溝槽隔離；

在半導體襯底上依次沉積柵氧化層、多晶硅層及硬掩膜層；

圖案化硬掩膜，以所述圖案化的硬掩膜為阻擋依次刻蝕多晶硅層及柵氧化層形成柵極結構，并在所述柵極結構外側形成第一側墻；

以所述柵極結構、淺溝槽隔離以及所述第一側墻作為阻擋刻蝕所述半導體襯底至距所述半導體襯底表面第一深度H1，形成第一凹槽；

在所述第一側墻表面和第一凹槽側壁及底面中進行化學氣相沉積氧化物，其中，所述化學氣相沉積的溫度不高于650℃；

在所述第一凹槽內沉積源漏區材料層，并以所述淺溝槽隔離、柵極結構以及第一側墻表面氧化物作為阻擋，對源漏區材料層進行刻蝕至距所述半導體襯底表面第二深度H2，以形成第二凹槽，其中，所述H2小于H1，以暴露所述第一側墻表面氧化物及部分第一凹槽側壁上的氧化物；

刻蝕去除所述暴露的氧化物，以暴露所述第一側墻及對應所述部分第一凹槽側壁上的氧化物的部分襯底，再次沉積源漏區材料層，并刻蝕形成未摻雜的源漏區；

對所述未摻雜的源漏區進行離子注入，形成源漏區。

進一步，在刻蝕去除所述暴露的氧化物后，以暴露的半導體襯底部分為種子層進行選擇性外延后，再次沉積源漏區材料層，并刻蝕形成未摻雜的源漏區。

進一步，所述在第一凹槽內沉積源漏區材料層后，刻蝕形成所述第二凹槽前，還包括有以柵極結構上的圖案化的硬掩膜層為停止層，進行化學機械研磨的步驟；