[發明專利]多層單晶三維堆棧式存儲器及其制造方法

有效

• 申請號: 201110411488.3
• 申請日: 2011-12-07
• 公開（公告）號: CN102610576A
• 公開（公告）日: 2012-07-25
• 發明（設計）人: 呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明是有關于一種三維存儲器裝置，以及制造三維存儲器裝置的方法。

背景技術

在高密度存儲器裝置的制造中，每一單位區域可存放的數據量是一關鍵性因素。因此，由于存儲器裝置的此關鍵尺寸接近技術上的限制，為了達到每位有更佳的儲存密度與較低的成本，堆棧存儲器單元的多重階層的技術已被提出。

舉例來說，一種具有反熔絲二極管存儲器單元的三維堆棧存儲器裝置，被描述于Johnson等人在IEEE?J.of?Solid-State?Circuits，vol.38，no.11，Nov.2003中“512-Mb?PROM?with?a?Three-Dimensional?Array?of?Diode/Anti-fuse?Memory?Cells”。在Johnson等人描述的設計中，提供了字線與位線的多層結構，存儲器元件位于字線與位線的交叉點。存儲器元件包括一種p+多硅晶陽極(p+polysilicon?anode)連接于一字線，以及一n-多硅晶陰極(n-polysilicon?cathode)連接于一位線，陽極與陰極被反熔絲材料所分離。雖然使用Johnson等人描述的設計達到了高密度的效益，但是陽極與陰極區域皆由多晶硅組成的二極管可能具有不能接受的高關閉電流(off?current)。兩區域皆由單晶硅組成的二極管可提供較合適的低關閉電流，但制造此裝置的程序相當復雜。

一種提供垂直與非門(NAND)單元在電荷捕捉存儲器技術中的三維堆棧式存儲器裝置已被Tanaka等人在2007Symposium?on?VLSI?Technology?Digest?of?Technical?Papers；12-14?June?2007，pages：14-15之“Bit?Cost?Scalable?Technology?with?Punch?and?Plug?Process?for?Ultra?High?Density?Flash?Memory”所描述。在Tanaka等人所描述的結構中，包括一種具有如同操作NAND柵極的垂直通道的多柵極場效應晶體管結構，此結構使用一種硅氧化氮氧化硅(silicon-oxide-nitride-oxide-silicon，SONOS)電荷捕捉技術，以在每一柵極/垂直通道接口創造一儲存位置。此存儲器結構以一柱多晶硅為基礎，此多晶硅被安排作為多柵極單元的垂直通道。然而，我們已觀察到晶粒界面(grain?boundaries)與在多晶硅通道間的粒內缺陷(intragranular?defects)會對晶體管性能產生有害的影響。舉例來說，裝置特性例如是閾值電壓(threshold?voltage)、漏泄電流(leakage?current)以及跨導(transconductance)，相較于具有單晶體通道的裝置為差。

提供一種三維集成電路存儲器結構，包括使用單晶半導體元件的存儲器單元是眾所期望的。

發明內容

本發明是有關于一種三維堆棧式存儲器結構的制造方法，此存儲器具有單晶硅或其它半導體的多層結構。單晶硅的多層結構適用于高性能存儲器單元的多階層的施行。

本發明是有關于一種三維堆棧式存儲器結構的制造方法，提出多層單晶半導體材料層轉換步驟，用以堆棧單晶半導體材料層，此些單晶半導體材料層被絕緣材料所分離。

根據本發明，單晶半導體材料的堆棧層可利用多種不同的存儲器元件，包括只讀(read?only)元件、浮置柵(floating?gate)元件、電荷捕捉(charge?trapping)元件等等。單晶半導體材料的堆棧層也可利用多種不同的三維存儲器架構。

根據本發明，提出一種存儲器裝置的制造方法，此方法包括結合一第一單晶半導體本體至一第一絕緣材料層的一表面，且于實質上平行于第一絕緣材料層的表面的平面上，分離第一單晶半導體本體，留下第一單晶半導體材料層結合于該第一絕緣材料層上。形成一第二絕緣材料層于第一單晶半導體材料層上，結合一第二單晶半導體本體至一第二絕緣材料層的一表面，且于實質上平行于第二絕緣材料層的表面的平面上，分離第二單晶半導體本體，留下一第二單晶半導體材料層結合于第二絕緣材料層上。可重復此工藝用以形成所欲的層數。多層單晶半導體接著形成一種三維存儲器陣列(3D?memory?array)。

為了對本發明的其它方面與優點有更佳的了解，下文特舉范例性實施例，并配合所附圖式，作詳細說明如下：

附圖說明

圖1繪示被絕緣材料層分離的單晶半導體材料的各層的制造流程的一階段；