[發明專利]一種U型溝道的隧穿場效應晶體管的制造方法

有效

• 申請號: 201110410865.1
• 申請日: 2011-12-12
• 公開（公告）號: CN102437060A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 王鵬飛;林曦;劉偉;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體器件制造技術領域，具體涉及一種隧穿場效應晶體管的制造方法，特別涉及一種U型溝道結構的隧穿場效應晶體管的制造方法。

背景技術

近年來，以硅集成電路為核心的微電子技術得到了迅速的發展，集成電路芯片的發展基本上遵循摩爾定律，即半導體芯片的集成度以每18個月翻一番的速度增長。可是隨著半導體芯片集成度的不斷增加，MOS晶體管的溝道長度也在不斷的縮短，當MOS晶體管的溝道長度變得非常短時，短溝道效應會使半導體芯片性能劣化，甚至無法正常工作。

隧穿場效應晶體管是一種漏電流非常小的晶體管，可以進一步縮小電路的尺寸、降低電壓，大大降低芯片的功耗。而采用U型溝道結構的隧穿場效應晶體管可以有效地延長晶體管的溝道長度，從而可以進一步抑制晶體管中漏電流的產生，因此，U型溝道結構的隧穿場效應晶體管得到了廣泛的應用。傳統的U型溝道隧穿場效應晶體管如圖1所示，該隧穿晶體管10包括一個源區12、一個漏區13、一個襯底區11和一個由柵介質層14和柵極導電層15組成的柵疊層區。柵疊層區的邊墻16是絕緣體如Si₃N₄材料，它將柵區導體層與所述器件的其它導體層絕緣。襯底11的雜質濃度為輕摻雜，源區12與漏區13為重摻雜且源區12的摻雜類型與漏區13的摻雜類型相反。絕緣層17是該器件的鈍化層，它們將所述器件與其它器件隔開，并對所述器件保護不受外界環境的影響。導體層18是金屬材料，作為該器件的電極。

目前，隧穿場效應晶體管的U型溝道結構通常是在提供的襯底上先形成一層氧化硅薄膜，然后在氧化硅薄膜上形成一層帶有圖形的光刻膠，然后再刻蝕氧化硅薄膜和半導體襯底形成器件的U型溝道。如上所述，在制造器件的U型溝道時，會形成一層帶有圖形的光刻膠，這樣就會引入圖形的對準失配（misalignment），從而使產品的制造良率降低，同時，目前窄U型溝道的制造也是一個難點。

發明內容

本發明的目的在于提出一種U型溝道的隧穿場效應晶體管的制造方法，在提高產品制造良率的同時還能夠實現窄U型溝道的制造。

本發明提出了U型溝道隧穿晶體管的制造方法，具體包括如下步驟：

提供一個半導體襯底；

在所述半導體襯底內形成第一個具有第一種摻雜類型的摻雜區；

在所述半導體襯底上形成第一種絕緣薄膜；

刻蝕所述第一種絕緣薄膜與所述半導體襯底形成圖形；

淀積形成第二種絕緣薄膜并刻蝕所述第二種絕緣薄膜形成側墻；

在露出的襯底表面氧化形成第三種絕緣薄膜；

剝除所述的第二種絕緣薄膜；

沿著所述的第一種、第二種絕緣薄膜的邊墻刻蝕襯底形成凹槽；

覆蓋所述凹槽，形成第四種絕緣薄膜；

覆蓋所述第四種絕緣薄膜，形成第一種導電薄膜；

刻蝕所述第一種導電薄膜形成器件的柵極導電層；

覆蓋所述柵極導電層，形成柵極保護層；

刻蝕所述第四種、第三種絕緣薄膜露出襯底；

刻蝕露出的襯底形成用于后續生長材料的區域；

在所述半導體襯底內形成第二個具有第一種摻雜類型的摻雜區；

覆蓋所述第二個具有第一種摻雜類型的摻雜區形成第五種絕緣薄膜；

覆蓋所述第五種絕緣薄膜形成具有第二種摻雜類型的源區；

刻蝕所述柵極保護層形成柵極側墻；

淀積第六種絕緣薄膜形成器件的鈍化層并刻蝕所述鈍化層形成接觸孔；

淀積第二種導電薄膜并刻蝕所述第二種導電薄膜形成電極。

進一步地，所述的半導體襯底為硅或者為絕緣體上的硅（SOI）。所述的第一種、第三種、第六種絕緣薄膜為氧化硅。所述的第四種、第五種絕緣薄膜為氧化硅或者為HfO₂等高介電常數材料。所述的第二種絕緣薄膜與柵極保護層由氮化硅材料形成。

所述的第一種導電薄膜為摻雜的多晶硅，其摻雜類型為n型摻雜或者為p型摻雜。所述的第二種導電薄膜為金屬鋁、金屬鎢或者為其它金屬導電材料。

更進一步地，所述的第一種摻雜類型為n型，所述的第二種摻雜類型為p型；或者所述的第一種摻雜類型為p型，所述的第二種摻雜類型為n型。

U型溝道結構能夠有效地延長晶體管的溝道長度，抑制晶體管中漏電流的產生，降低芯片功耗。本發明所提出的U型溝道的隧穿場效應晶體管的制造方法能夠實現極窄的U型溝道，并克服由光刻引入的的對準偏差，提高芯片的集成度。

附圖說明