[發(fā)明專利]一種半導(dǎo)體結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110409652.7
• 申請(qǐng)日: 2011-12-09
• 公開（公告）號(hào): CN103165622A
• 公開（公告）日: 2013-06-19
• 發(fā)明（設(shè)計(jì)）人: 朱慧瓏;尹海洲;駱志炯
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所;北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司
• 主分類號(hào): H01L27/12
• 分類號(hào): H01L27/12;H01L21/762
• 代理公司: 北京漢昊知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11370
• 代理人: 朱海波

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。

背景技術(shù)

為了提高集成電路芯片的性能和集成度，器件特征尺寸按照摩爾定律不斷縮小，目前已經(jīng)進(jìn)入納米尺度。隨著器件體積的縮小，功耗與漏電流成為最關(guān)注的問題。絕緣體上硅SOI(Silicon?on?Insulator)是集成電路進(jìn)入深亞微米和納米級(jí)后能突破硅材料和硅基集成電路限制的新型集成電路技術(shù)。SOI器件有源區(qū)位于絕緣層上的硅膜內(nèi)，完整的介質(zhì)隔離可以避免體硅器件中存在的大部分寄生效應(yīng)，因而SOI器件與體硅相比具有亞閾值斜率較陡；跨導(dǎo)和電流驅(qū)動(dòng)能力較高；易于形成淺結(jié)和全介質(zhì)隔離；抗輻照能力；較好地抑制短溝道效應(yīng)；無閂鎖效應(yīng)；源/漏寄生電容小；低電壓、低功耗等特性，已成為深亞微米及納米級(jí)MOS器件的優(yōu)選結(jié)構(gòu)。

主流的SOI硅片制造技術(shù)包括注氧隔離、鍵合再減薄、鍵合和注入相結(jié)合及外延層轉(zhuǎn)移等。SOI硅片制造的重點(diǎn)在于形成器件層，由于注入、減薄、外延等工藝在一定程度上都會(huì)在器件硅層中引入缺陷，影響其上的半導(dǎo)體器件的性能，而且從成本上講，SOI硅片要遠(yuǎn)高于普通硅片，這都是導(dǎo)致SOI硅片一般多用于抗輻照、高溫、高壓、低功耗等專用或高端產(chǎn)品領(lǐng)域應(yīng)用，而未能大規(guī)模廣泛用于半導(dǎo)體器件制作的重要原因。

應(yīng)變硅技術(shù)是提高M(jìn)OS晶體管速度的有效途徑，它可以改善NMOS晶體管電子遷移率和PMOS晶體管空穴遷移率，并可降低MOS晶體管源/漏的串聯(lián)電阻，彌補(bǔ)一些不良效應(yīng)，如溝道高摻雜引起庫倫作用更顯著，以及柵介質(zhì)變薄引起有效電場強(qiáng)度提高和界面散射增強(qiáng)等因素帶來的遷移率退化。目前，應(yīng)變硅技術(shù)已廣泛用于90nm及其以下的技術(shù)節(jié)點(diǎn)，成為延續(xù)摩爾定律的重要技術(shù)手段。

發(fā)明內(nèi)容

本發(fā)明旨在至少解決上述技術(shù)缺陷，提供一種新的SOI器件結(jié)構(gòu)及其制造方法，降低成本，簡化工藝步驟，同時(shí)結(jié)合應(yīng)變硅技術(shù)，提高半導(dǎo)體器件的性能。

為達(dá)上述目的，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括襯底、絕緣應(yīng)力塞、半導(dǎo)體基體、柵極堆疊、側(cè)墻、源/漏區(qū)，其中：

所述柵極堆疊位于所述半導(dǎo)體基體之上；

所述側(cè)墻位于所述柵極堆疊的側(cè)壁上；

所述源/漏區(qū)嵌于所述半導(dǎo)體基體中，位于所述柵極堆疊的兩側(cè)；

所述半導(dǎo)體基體嵌于所述絕緣應(yīng)力塞中，在沿柵極長度的方向上，所述半導(dǎo)體基體中間的厚度大于其兩側(cè)的厚度，在沿柵極寬度的方向上，所述半導(dǎo)體基體與所述襯底相連；

所述絕緣應(yīng)力塞嵌于所述襯底中，在沿柵極長度的方向上，所述絕緣應(yīng)力塞中間的厚度小于其兩側(cè)的厚度。

其中，所述絕緣應(yīng)力塞為應(yīng)力材料，對(duì)于NMOS器件，所述絕緣應(yīng)力塞具有壓應(yīng)力；對(duì)于PMOS器件，所述絕緣應(yīng)力塞具有拉應(yīng)力。

相應(yīng)地，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法，該方法包括：

(a)提供襯底，在所述襯底上形成柵極堆疊，在所述柵極堆疊的側(cè)壁形成側(cè)墻；

(b)在所述柵極堆疊兩側(cè)的襯底上形成凹槽，各向異性刻蝕所述柵極堆疊兩側(cè)的凹槽，使其穿通，形成空腔，跨接在所述空腔上的襯底部分形成半導(dǎo)體基體；

(c)形成源/漏區(qū)和絕緣應(yīng)力塞。

其中，步驟(c)中，所述絕緣應(yīng)力塞可以在形成所述源/漏區(qū)之前形成，也可以在形成所述源/漏區(qū)之后形成。

形成所述凹槽的方法為：

在所述襯底和柵極堆疊上形成掩膜層；

在所述掩膜層上覆蓋一層光刻膠，通過曝光顯影在光刻膠上形成開口，所述開口位于所述柵極堆疊的兩側(cè)；

刻蝕所述開口中的掩膜層，去掉所述光刻膠；

刻蝕所述襯底，在柵極堆疊的兩側(cè)形成凹槽。

其中，在步驟(c)中形成源/漏區(qū)的步驟包括：

刻蝕部分所述側(cè)墻，暴露部分所述半導(dǎo)體基體；

進(jìn)行離子注入或擴(kuò)散，形成源/漏區(qū)。

其中，在所述步驟(c)中形成源/漏區(qū)的步驟還可以包括：

進(jìn)行外延，在所述半導(dǎo)體基體以及所述空腔的側(cè)壁上形成外延層；

進(jìn)行離子注入或擴(kuò)散，在所述半導(dǎo)體基體上形成源/漏區(qū)。

在所述步驟(c)中形成源/漏區(qū)的步驟還可以包括：

進(jìn)行原位摻雜外延，在所述半導(dǎo)體基體以及所述空腔的側(cè)壁上形成外延層，在所述半導(dǎo)體基體上形成源/漏區(qū)。