[發明專利]防止IO上電過程中產生大電流的電平轉換器結構

無效

• 申請號: 201110408040.6
• 申請日: 2011-12-09
• 公開（公告）號: CN103166622A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 李云艷
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體集成電路領域，特別涉及一種防止IO上電過程中產生大電流的電平轉換器結構。

背景技術

現有的電平轉換器，電路結構如圖1所示，包括N型場效應管N1、N2，P型場效應管P1、P2、P3，第一緩沖器和反相器的輸入端連接所述信號發生器的輸出端。N型場效應管N1的柵極與第一緩沖器的輸出端連接，源極及其襯底接地。N型場效應管N2的柵極與反相器的輸出端連接，源極及其襯底接地，漏極分別與P型場效應管P2的漏極和P型場效應管P3的柵極連接。N型場效應管N1的漏極、P型場效應管P2的柵極和P型場效應管P3的漏極分別與第二緩沖器的輸入端連接，P型場效應管P2、P3的源極及其襯底分別連接IO電源。P型場效應管P1的柵極與第二緩沖器的輸出端連接，源極及其襯底連接IO電源，漏極輸出電壓轉換后的交流信號。如圖1所示，VDDIO、VDD分別為輸入輸出電源(簡稱IO電源)和內核電源(簡稱core電源)，其中IO電源為高壓器件供電，core電源為低壓器件供電。

如圖1所示，輸入信號DOUT為低電壓信號。當DOUT＝VDD時，N1打開，N2關閉，N1、N2的漏極電壓分別為0和VDDIO。P1管打開，PAD電位為VDDIO，實現了低電位信號到高電位信號的轉換。如果VDDIO比VDD先上電，P1管的柵極處于未知電平，有可能浮空在0電位，P1管就會打開，由于P1管是驅動管，尺寸通常都很大，會有大電流流到PAD。

發明內容

本發明要解決的技術問題是提供一種防止IO上電過程中產生大電流的電平轉換器結構，可以實現高低電平之間的轉換，并可抑制上電過程中大電流的產生。

為解決上述技術問題，本發明提供的防止IO上電過程中產生大電流的電平轉換器結構，包括電平轉換模塊和電流抑制模塊；所述電平轉換模塊包括第一N型場效應管、第二N型場效應管、P型場效應管、第一反相器、第二反相器和第三反相器，第三反相器連接信號輸入端；所述電流抑制模塊包括第一耦合電容和第二耦合電容；

其中，所述第一N型場效應管的柵極連接信號輸入端，源極及其襯底接地；

所述第二N型場效應管的柵極連接第三反相器的輸出端，源極及其襯底接地；

所述第一反相器的輸入端和第二反相器的輸出端均與第一N型場效應管的漏極連接；

所述第一反相器的輸出端和第二反相器的輸入端均與第二N型場效應管的漏極連接，同時都與P型場效應管的柵極連接；

所述P型場效應管的源極及其襯底連接輸入輸出電源，漏極用于輸出；

所述第一耦合電容一端接地，另一端連接第一N型場效應管的漏極，第二耦合電容一端接輸入輸出電源，另一端連接P型場效應管的柵極；

所述第一反相器和第二反相器由輸入輸出電源供電，第三反相器由內核電源供電。

進一步地，所述電平轉換器結構還包括由內核電源供電的第一緩沖器，所述第一緩沖器連接輸入端，其輸出端連接第一N型場效應管的柵極。

進一步地，所述電平轉換器結構還包括第二緩沖器，所述第二緩沖器的輸入端與第二N型場效應管的漏極連接，輸出端與P型場效應管的柵極連接。

本發明既能實現低到高電平轉換，又能有效地抑制上電過程中大電流的產生，經工藝測試IO在上電過程中可以將電流控制在規范的范圍內。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是現有的電平轉換器的電路圖；

圖2是本發明的電平轉換器的電路圖。

具體實施方式

本發明的防止IO上電過程中產生大電流的電平轉換器結構，如圖2所示，包括電平轉換模塊和電流抑制模塊；所述電平轉換模塊包括第一N型場效應管N1、第二N型場效應管N2、P型場效應管P1、第一反相器INV1、第二反相器INV2和第三反相器，第三反相器連接輸入端；所述電流抑制模塊包括第一耦合電容C1和第二耦合電容C2。

所述第一N型場效應管N1的柵極連接輸入端，源極及其襯底接地。

所述第二N型場效應管N2的柵極連接第三反相器的輸出端，源極及其襯底接地。

所述第一反相器INV1的輸入端和第二反相器INV2的輸出端均與第一N型場效應管N1的漏極連接。

所述第一反相器INV1的輸出端和第二反相器INV2的輸入端均與第二N型場效應管N2的漏極連接，同時都與P型場效應管P1的柵極連接。

所述P型場效應管P1為上拉驅動管，其源極及其襯底連接輸入輸出電源，漏極用于輸出。